Que sont les voies aveugles et enterrées?

Dans le design moderne des cartes de circuits imprimés (PCB), en particulier pour les appareils électroniques à espace restreint comme les satellites, l'avionique et les appareils portables, chaque millimètre carré de surface des cartes est important. Les voies – petits trous conducteurs qui transportent des signaux entre différentes couches – ont évolué bien au-delà du trou classique via qui pénètre la carte entière. Les vias de blind[ relient une couche extérieure à une ou plusieurs couches intérieures mais s'arrêtent avant d'atteindre le côté opposé. Les vias de blindage s'assoient entièrement à l'intérieur des couches intérieures des cartes, invisibles sur les deux surfaces extérieures. Ces vias forment l'épine dorsale de la technologie d'interconnexion haute densité (HDI), permettant des cartes complexes et compactes qui seraient impossibles avec les vias traditionnels de trou seul.

Les vias aveugles et enfouis ne sont pas une seule technologie, mais une famille de structures. Les vias aveugles sont généralement percés au laser et peuvent être des microvias (=0,15 mm de diamètre) ou des trous de forage mécanique plus grands. Les vias enterrés sont généralement créés par lamination séquentielle: construire la couche de planche par couche, forage et plissement des connexions internes avant de presser des couches supplémentaires sur le dessus.

Principaux avantages pour les modèles d'espace

Dans une planche traditionnelle multicouches, les vias à trous multiples consomment la surface des deux côtés et bloquent les canaux de routage sur chaque couche. Si vous avez 12 couches, un perçage via le même espace de trou 12 couches sur chaque couche. Les vias à trous aveugles et enterrés localisent le trou seulement lorsque nécessaire : un aveugle passant de la couche 1 à la couche 3 occupe de l'espace uniquement sur ces couches, laissant les couches internes 4 à 12 intactes pour routage. Cette sélection par placement peut raser 20 à 40 % de la surface totale de la planche, selon le nombre et la densité des couches.

Pour les applications spatiales comme les sondes CubeSats ou les sondes d'espace profond, cette économie d'espace est essentielle à la mission. Un PCB plus petit signifie un châssis plus petit, une masse plus faible et un coût de lancement plus faible. Par exemple, la carte de commande et de traitement des données d'un satellite d'observation de la Terre moderne utilise souvent une pile de 16 couches avec des vias aveugles et enterrés pour intégrer la mémoire, les FPGA et les fronts RF dans une zone de carte de crédit inférieure à celle d'une carte de crédit.

Les vias aveugles et enfouis permettent également des PCB ultra-minces. Parce qu'ils éliminent le besoin de plaquette à canons traversants qui consomme de l'espace Z-axis, les concepteurs peuvent utiliser des couches diélectriques plus minces, réduisant l'épaisseur globale des panneaux de 20 à 30 %. Ceci est particulièrement utile dans les environnements à forte vibration où les hybrides rigides-flex sont utilisés, car les panneaux plus minces se flexent mieux et réduisent le stress sur les joints de soudure.

Flexibilité améliorée de l'acheminement et conception de l'IDH

Briser le goulot d'étranglement

Les circuits haute densité avec des paquets BGA à pointe fine (à pas de 0,4 mm ou moins) nécessitent un routage de ventilateur qui recouvre souvent les couches extérieures. L'utilisation de vias à travers le trou force tous les signaux à sortir sur la couche supérieure, créant un motif dense -escape -quitable qui consomme de nombreuses pistes. Les vias aveugles et enfouis permettent aux concepteurs de -microvia fan-out -qui : chaque tampon BGA peut avoir sa propre microvia se reliant directement à une couche intérieure sans trace de surface. Cette technique, connue sous le nom de via-en-cad, réduit l'empreinte de rupture de jusqu'à 70% et laisse la couche extérieure libre pour le découplage des condensateurs, des protections ou des composants supplémentaires.

Les vias empilés (alignés verticalement) fournissent le plus court chemin de signal du haut vers le bas de la planche, minimisant l'inductance. Les vias empilés (offset dans les couches adjacentes) offrent un terrain intermédiaire – une meilleure fiabilité que empilé (moins de stress sur le plateau) tout en économisant de l'espace. Les conceptions avancées de PCB HDI utilisent -chaque couche interconnect , où chaque couche a des microvias aveugles ou enterrés, permettant le routage sur toutes les couches sans un seul trou de passage via.

Cette flexibilité de routage se traduit directement par une meilleure performance électrique. Des chemins de signal plus courts réduisent le retard de propagation et le crosstalk. Pour les bus numériques à grande vitesse comme DDR4/DRR5 ou Gigabit Ethernet, les vias aveugles et enfouis permettent un routage de signal propre avec impédance contrôlée sur toutes les couches. L'absence de longues liaisons via des stubs (la partie non utilisée d'un trou de traverse via) élimine l'effet résonant --stub qui dégrade les signaux à haute fréquence au-dessus de 1 GHz.

Liberté de conception pour les panneaux à panneaux mixtes

Dans les tableaux complexes de qualité spatiale qui combinent des sections analogiques, numériques et RF, les voies aveugles et enfouies permettent l'isolement physique des traces sensibles. Les signaux analogiques peuvent être acheminés sur des couches intérieures entre des plans enfouis, complètement protégés du bruit numérique rayonnant sur des couches extérieures. Cela réduit le besoin de protections ou de boîtes de protection supplémentaires, en économisant la masse et le volume.

Gains de rendement et de fiabilité

Intégrité des signaux et contrôle de l'impédance

Chaque via introduit une capacité et une inductance parasitaires. Les vias traversants ont des barils plus longs et des tampons plus grands, ajoutant des parasites importantes qui peuvent fausser les signaux à grande vitesse. Les vias aveugles et enfouis, en particulier les microvias, ont des dimensions physiques beaucoup plus petites (rapport d'aspect 1:1 typique, diamètre 0,1 mm, profondeur 0,1 mm). Cela réduit la capacité parasitaire de 60 à 80 % par rapport à un trou traversant 0,3 mm.

La commande de l'impédance est plus facile avec les vias aveugles et enterrés car la structure peut être modélisée avec précision et adaptée à la ligne de transmission. En lamination séquentielle, chaque via est formé dans sa propre couche diélectrique avec une épaisseur étroitement contrôlée (variante <10%). Contraste avec les vias per-trous dans des planches épaisses : l'épaisseur diélectrique de la couche à la couche peut varier de 20% ou plus, entraînant des erreurs d'impédance.

Fiabilité dans les environnements extrêmes

Dans le vide de l'espace, où l'exténuation des matériaux peut contaminer l'optique ou les capteurs, avec moins de surfaces métalliques exposées (via barils) réduit le risque de croissance ou de corrosion du fouet. Les vias aveugles sont également moins sensibles à la fatigue du cycle thermique. Les vias traversant le trou, en particulier ceux avec des barils plaqués qui s'étendent à travers plusieurs couches de CTE différentes (coefficient de dilatation thermique), peuvent se fissurer ou se briser après des milliers de cycles de température. Les microvias aveugles et enterrées, avec leurs structures courtes et homogènes, présentent une durée de vie plus longue de 5 à 10×. Les tests de vie accélérés ( de ‐190°C à +125°C) sur les microvias empilées montrent des cycles moyens à défaillance dépassant 2 000 cycles, bien au-dessus des exigences de mission typiques.

Cependant, les vias aveugles et enfouis ne sont pas à l'abri de la défaillance. L'épaisseur de revêtement mal contrôlée, les vides dans le canon ou les concentrations de contraintes à l'interface via-to-pad (surtout dans les vias empilés) peuvent poser des problèmes de fiabilité. C'est pourquoi les panneaux de qualité spatiale nécessitent une inspection à 100 % par rayons X des vias enfouis et des sections transversales pour la qualification.

Avantages liés à la gestion thermique

La gestion thermique dans l'espace Les BPC sont particulièrement difficiles : aucun refroidissement par convection, seulement le rayonnement dans l'environnement et la conduction à travers la planche. Des vias aveugles et enfouis peuvent être utilisés pour créer des vias thermiques efficaces par des réseaux qui conduisent la chaleur des composants chauds aux plans internes de cuivre agissant comme des éparpilleurs de chaleur. Une approche typique consiste à placer une grille de microvias (parfois de 0,25 mm de hauteur) directement sous une puissance BGA. Ces vias relient la plaque de composants à une couche interne de cuivre versant sur la couche 2, qui transfère ensuite la chaleur latéralement au bord de la planche ou à un support thermique.

Les vias ensevelis sont également utilisés pour les escaliers thermiques -piquées par des séquences qui conduisent de la chaleur des couches intérieures au côté inférieur de la planche pour la fixation à une plaque froide. En étranglant les vias, les concepteurs peuvent optimiser à la fois la conduction thermique et la contrainte mécanique. Via-in-pad avec remplissage de cuivre (plaqué au cuivre solide) améliore encore plus les performances thermiques en éliminant l'espace entre les vias.

Processus de fabrication et défis

Lamination séquentielle

Les vias aveugles et enterrés nécessitent une approche de construction séquentielle. Une planche typique à huit couches avec deux ensembles de vias enterrés est fabriquée en trois étapes :

  1. Core 1 (couches 3–4) : forer et plaquer le premier ensemble de trous ou de vias enterrés, puis remplir et chapeauter.
  2. Laminage 1: pré-pré-pré-pré-pré-découpée de feuille de cuivre est ajoutée sur le dessus (couches 2 et 5).
  3. Laminage 2: ajouter le préprag extérieur et le cuivre (couches 1 et 6).

Chaque cycle de laminage implique un alignement précis, une pression et une température contrôlées (habituellement de 180 à 200 °C) et une manipulation soigneuse pour éviter les rides de feuille de cuivre. Le nombre de laminages séquentiels augmente le coût; une planche à couches multiples enfouies par couches peut nécessiter des cycles de presse de 4 à 5 qui réduisent le rendement et entraîne un prix unitaire.

Forage et revêtement

Les microvias (vias aveugles dans les diélectriques minces) sont presque toujours percés au laser (CO2 ou UV). Les lasers CO2 abaissent efficacement l'époxy renforcé par le verre, mais laissent un résidu de couche de résine qui nécessite des dégraissages chimiques. Les lasers UV produisent des trous plus propres avec moins de dommages thermiques mais sont plus lents. Pour les vias aveugles plus profonds (>0,2 mm de profondeur) ou des rapports d'aspect plus élevés (>1:1), le forage mécanique est utilisé avec des bits spéciaux, mais cela est plus coûteux et limité à des diamètres plus grands.

Le revêtement par voie aveugle et enterrée exige une couverture uniforme en cuivre. Le revêtement électrolytique avec courant inversé (PR) améliore la puissance de lancement dans les trous à haut rapport d'aspect. Le revêtement doit être exempt de vides, avec une ductilité >10% d'allongement pour une fiabilité. Après le revêtement, les traverses aveugles sont souvent remplies d'une résine non conducteur (pour le via-in-pad) ou de cuivre (pour la chaleur/la puissance).

Essais et assurance de la qualité

Les essais de continuité électrique standard ne vérifient que les connexions entre les nœuds accessibles; les essais de résistance encastrés sans accès aux deux extrémités ne peuvent être testés par un simple ohmmètre. Au lieu de cela, les mesures de résistance sont effectuées par des tampons d'essai spécialisés ou par des structures de conception-pour-essai (DFT) comme des chaînes de daisy. Plus fiable est la réflectométrie du domaine temporel (TDR) pour détecter les discontinuités d'impédance.

L'un des plus grands défis de fabrication est de maintenir l'enregistrement (alignement de la couche à la couche) sur plusieurs cycles de laminage. Le rétrécissement thermique et la distorsion du modèle cuivre peuvent déplacer l'alignement de 25 à 50 μm, ce qui représente une fraction importante de la taille du tampon pour 0,1 mm de microvias.

Considérations et lignes directrices en matière de conception

La conception avec des vias aveugles et enfouis nécessite une planification minutieuse et le respect des capacités de fabrication.

  • Rapport d'aspect: Pour les microvias percés au laser, le rapport de profondeur maximum par rapport au diamètre est généralement de 1:1.
  • Taille du pad: Le pad de capture (pad d'atterrissage sur la couche cible) doit être au moins 100 μm de plus que le par le diamètre pour les tolérances d'alignement.
  • Claté à partir des caractéristiques du cuivre: Pour éviter les shorts, maintenir un anneau annulaire minimum de 75 μm sur les couches intérieures et de 100 μm sur les couches extérieures. Pour les vias aveugles sur les coussinets BGA à pointe fine (pitch de 0,4 mm), le via est placé directement dans le coussinet, donc aucune clairance n'est nécessaire, mais le coussin lui-même devient le via cap.
  • Symétrie de l'embout: Pour être fiable, la pile de PCB doit être symétrique à propos du plan médian (couches miroirs).Les piles asymétriques peuvent se déformer pendant la lamination et le cycle de température.
  • Remplissage de cuivre contre remplissage de résine: Les vias remplis de cuivre sont utilisés pour les vias électriques et thermiques (résistance plus faible, courant plus élevé).Les vias remplis de résine sont moins chers mais ont une conductivité thermique plus faible et sont notés pour les courants plus faibles.
  • Stratégie de test[: Conception de coupons de test sur le panneau qui reproduisent les structures via pour l'analyse de section. Inclure les chaînes enterrées sur le coupon pour les essais électriques.

Incidences sur les coûts et compromis

Un PCB multicouche de 8 couches avec des vias de trous peut coûter 100–200 $ par carte en grandes quantités. Un modèle équivalent d'IDH avec deux laminations séquentielles, microvias à balayage laser et enfouies par piles peut coûter 400–800 $ par carte – parfois 3–5× plus. Les facteurs de coût sont :

  • Nombre de laminations séquentielles : Chaque cycle de presse supplémentaire ajoute 20 à 30 % au coût total.
  • Remplissage de la voie: Remplissage de résine ajoute 10–15 %; remplissage de cuivre ajoute 25–40 %.
  • Tests et inspections : Les rayons X, les coupes transversales et les essais de DDT ajoutent 15 à 20 %.
  • Perte de rendement[: Les cartes complexes HDI ont des rendements de 5 à 10 % inférieurs par rapport aux cartes multicouches standard.

Dans les programmes spatiaux, ces coûts sont généralement justifiés parce que le panneau doit s'intégrer dans une enveloppe donnée, répondre aux exigences thermiques et survivre aux vibrations de lancement. Cependant, pour des applications moins exigeantes (p. ex., drones commerciaux, passerelles IoT), des compromis prudents sont nécessaires. Parfois, utiliser des vias traversant des trous avec des fonctionnalités plus petites ou augmenter le nombre de couches au lieu d'ajouter des microvias peut être plus rentable.

Applications au-delà de l'espace

Alors que l'industrie spatiale était un premier adoptant, les vias aveugles et enterrés apparaissent maintenant dans de nombreuses électroniques de haute performance:

  • Dispositifs médicaux: Les stimulateurs cardiaques et les appareils auditifs implantables nécessitent des BPC ultracompacts avec une grande fiabilité; les parures enfouies protègent contre les fluides corporels.
  • Télécommunications: les antennes de stations de base 5G utilisent des cartes HDI avec des vias aveugles pour les modules de formage de faisceau fonctionnant à des fréquences de 24 à 40 GHz.
  • Computation haute vitesse: Les cartes principales et les cartes GPU du serveur utilisent des microvias empilées pour acheminer des centaines de signaux BGA des paquets CPU/GPU.
  • Automobile: Les systèmes avancés d'assistance au conducteur (ADAS) utilisent des vias aveugles pour les cartes de traitement radar et LIDAR où l'espace est à une prime.
  • L'électronique de consommation[: Les smartphones et les Smartwatches utilisent l'IDH et l'interconnexion à chaque couche (ELIC) pour les processeurs, la mémoire et les fronts RF, tous utilisant des microvias aveugles et enfouies.

Dans chacun de ces secteurs, la force motrice est la même : réduire la taille sans sacrifier l'intégrité ou la fiabilité du signal. Comme les emplacements de paquets continuent de rétrécir (0,3 mm et moins), les vias aveugles et enterrés deviendront encore plus essentiels.

Conclusion

Les vias aveugles et enfouis sont passés des techniques de niche aux éléments de construction de la conception moderne des PCB. Ils permettent des économies d'espace, une flexibilité de routage et des améliorations de performance convaincantes, notamment dans le monde exigeant de l'électronique spatiale où chaque gramme et chaque signal comptent. En permettant le empilage de couches à haute densité, en éliminant les stubs et en améliorant la gestion thermique, ils contribuent directement à des satellites et instruments spatiaux plus petits, plus légers et plus fiables.

Pour les ingénieurs qui souhaitent relever ces défis, les vias aveugles et enfouis offrent un ensemble d'outils puissants pour repousser les limites de ce qui peut être réalisé dans une empreinte PCB. À mesure que la technologie évolue vers des géométries encore plus petites (microvias de sous‐50 μm) et des techniques de fabrication additives, le rôle de ces vias ne fera qu'augmenter, ce qui en fera une pierre angulaire durable de la conception électronique à haute performance.

Pour plus de détails sur les règles de conception et les exigences de qualification, veuillez consulter les normes de l'industrie telles que IPC-6012 (Qualification des PCB rigides)[, NASA EEE‐INST‐002 pour les applications spatiales, et les guides du fabricant de fabricants de premier plan comme ICLE. Vérifiez toujours vos paramètres de conception avec votre fabricant choisi avant de finaliser la mise en page.