Présentation

La modulation Delta est une technique fondamentale du traitement des signaux, utilisée pour convertir les signaux analogiques en une représentation numérique avec un minimum de frais généraux matériels. Dans le contexte de la conception FPGA (Field Programmable Gate Arrays) et ASIC (Application-Specific Integrated Circuits), la modulation delta offre des avantages distincts par rapport aux méthodes de conversion analogique-numérique (ADC) plus complexes.

Bien que les CDA classiques comme les approximations successives ou les convertisseurs de pipelines fournissent une haute résolution, ils nécessitent des circuits analogiques substantiels et une mise en page soignée. La modulation Delta, par contre, tire parti d'une boucle de rétroaction simple qui peut être mise en œuvre presque entièrement avec une logique numérique plus un simple intégrateur analogique. Cette caractéristique s'harmonise parfaitement avec les forces des plateformes FPGA et ASIC, où les concepteurs numériques peuvent activer plusieurs canaux, régler les paramètres à la volée et réduire la complexité des billets de matériel.

Qu'est-ce que la modulation Delta?

La modulation Delta est un schéma de modulation différentielle du code d'impulsion (DPCM) qui n'encode que le changement entre des échantillons de signaux successifs plutôt que l'amplitude absolue de chaque échantillon. L'idée principale est de comparer l'entrée analogique actuelle avec une approximation reconstruite de l'entrée précédente. Le comparateur produit un seul bit indiquant si l'entrée est supérieure ou inférieure à l'approximation. Ce bit entraîne ensuite un intégrateur qui met à jour l'approximation par une taille d'étape fixe, soit vers le haut ou vers le bas.

Le processus peut être décrit en trois étapes :

  • Sampling: L'entrée analogique est échantillonnée à une vitesse plusieurs fois plus élevée que le taux de Nyquist (suréchantillonnage). Le rapport de suréchantillonnage affecte directement le rapport signal-bruit et la capacité de suivre les changements rapides.
  • Comparaison: Un comparateur soustrait l'entrée courante du signal reconstitué en interne. Le signe de la différence (positif ou négatif) devient la sortie à une seule bits.
  • Intégration:[ La sortie 1-bit contrôle un intégrateur qui incrémente ou décroît le signal reconstruit par une taille d'étape fixe. Cette valeur reconstruite est tenue comme une estimation analogique locale.

Le flux de sortie est une séquence de 1s et 0s qui, lorsqu'il est intégré avec la même taille d'étape, reconstruit une approximation de la forme d'onde originale. Parce que seule la direction de changement est transmise, le taux de données est faible par canal par rapport aux CDA multibits avec une bande passante équivalente. Cependant, la qualité de reconstruction dépend fortement de la taille d'étape par rapport à la pente du signal. Si la taille de l'étape est trop petite, le modulateur ne peut suivre les changements rapides, entraînant une surcharge de pente [. Si elle est trop grande, la reconstruction présente bruit granulaire[ pendant des portions plates du signal. Ces compromis sont au centre de la conception de modulation du delta.

Mathématiquement, si le signal d'entrée est x(t) et que le signal reconstruit est x="t), la différence quantifiée d(t) = signe(x(t) - x="(t))] conduit l'intégrateur de telle sorte que dx="t)/dt = -" · d(t), où =" est la taille fixe de l'étape. Ce comportement de premier ordre fait de la modulation delta un schéma simple et efficace pour les applications où le RNS modéré (généralement 30 à 50 dB) est acceptable et la simplicité du circuit est primordiale.

Avantages de la modulation du delta dans les applications FPGA et ASIC

La simplicité inhérente de la modulation delta se traduit par plusieurs avantages concrets lorsqu'elle est mise en œuvre sur les plateformes FPGA ou ASIC. Ces avantages répondent directement aux contraintes de conception communes telles que la zone, la puissance, la vitesse et la complexité de l'intégration.

Complexité réduite et efficacité des zones

La modulation Delta élimine le besoin de comparateurs multibits, d'échelles de référence de précision et de circuits d'échantillonnage et de retenue requis par les CDA traditionnels. Dans un FPGA, le modulateur complet peut être construit en utilisant un seul comparateur, un intégrateur (souvent réalisé avec un accumulateur numérique plus des composants analogiques externes), et quelques registres. Cela conduit à une empreinte logique minimale, consommant souvent moins de 100 tables de recherche (LUT) par canal dans un modèle FPGA typique. Pour les CITI, les économies de surface sont encore plus prononcées parce que la portion analogique est limitée à un seul intégrateur qui peut être mis en œuvre avec un simple circuit condensateur commuté. Le moteur numérique, constitué d'un compteur ou d'un accumulateur et d'une logique de contrôle, occupe une infime fraction de la zone de jeu.

Consommation d'énergie inférieure

Dans un FPGA, la plus grande dissipation de puissance provient souvent de la distribution d'horloges et du tamponage d'E/S; la logique du modulateur delta lui-même contribue à une fraction minuscule. Pour les capteurs sans fil alimentés par batterie, cela se traduit par une durée de vie opérationnelle prolongée. Dans les implémentations ASIC, les concepteurs peuvent réduire encore la puissance en exécutant le modulateur à une tension d'alimentation inférieure, en exploitant le fonctionnement sous-seuil pour la logique numérique ou en utilisant le ginging d'horloge sur l'intégrateur lorsqu'aucune entrée n'est active. Des études ont montré que les ADC de modulation delta consomment aussi peu que 10 à 20 microwatts dans les processus CMOS de 0,18um pour les signaux audio-bande passante, ce qui les rend compétitifs avec les convertisseurs SAR ultra-faible puissance tout en offrant une intégration numérique plus simple.

Opération à grande vitesse

Dans un FPGA, le chemin critique consiste en la propagation de la sortie de référence par l'intégrateur et le retour à l'entrée de référence. Avec le tissu FPGA moderne, cette boucle peut être hublée à plusieurs centaines de mégahertz, permettant des rapports d'échantillonnage excessif de 64x ou plus pour des signaux allant jusqu'à plusieurs mégahertz. Cette vitesse rend la modulation delta adaptée aux boucles de contrôle en temps réel, à la surveillance des vibrations à haute fréquence et aux fronts radio définis par logiciel, où la latence est critique.

Facilité d'intégration et de scalabilité

Comme la modulation delta nécessite un support analogique minimal, elle s'intègre parfaitement dans les FPGA et les ASICs principalement numériques. De nombreuses familles de FPGA offrent des comparateurs analogiques et des entrées différentielles dans les banques d'E/S qui peuvent être réutilisées comme comparateur du modulateur delta, éliminant ainsi la nécessité d'un périphérique ADC dédié. Le filtre de reconstruction numérique et le décimateur peuvent être mis en œuvre dans le même tissu FPGA en utilisant un code HDL standard. Cette intégration réduit la surface de la carte, simplifie la disposition des PCB (pas de puce ADC distincte ou référence externe) et réduit les coûts d'approvisionnement.

Applications de la modulation Delta

La modulation Delta trouve son utilisation dans de nombreux domaines où le compromis entre résolution et simplicité favorise une solution à faible complexité. Les sous-sections suivantes mettent en évidence les domaines d'application clés.

Télécommunications

Dans les premiers temps de la téléphonie numérique, la modulation delta a été utilisée pour les codecs vocaux dans la gamme 32 kbps et 64 kbps, offrant une qualité de parole acceptable avec un simple codeur/décodeur matériel. Les successeurs modernes comme la modulation delta adaptative (ADM) et la modulation delta variable continue (CVSD) améliorent les performances pour les communications militaires et les liaisons vocales Bluetooth.

Traitement audio

Pour les applications audio à faible fidélité telles que les interphones, les moniteurs pour bébés et les appareils de mémo vocal, la modulation delta offre une qualité adéquate (généralement de 30 à 40 dB SNR) avec des débits de bits très faibles. En suréchantillonnage à 128 à 256 kHz, un flux 1 bits peut reproduire les signaux de bande vocale (300 à 3400 Hz) de manière acceptable. Les implémentations FPGA permettent une intégration facile avec les blocs de traitement de signaux numériques pour l'annulation de l'écho ou la réduction du bruit.

Acquisition de données de capteur

Les interfaces de capteurs à faible coût dans les systèmes industriels IoT, de surveillance environnementale et d'automobile bénéficient de la simplicité de la modulation delta. Les capteurs de température, les capteurs d'humidité et les accéléromètres produisent souvent des signaux à variation lente où un simple modulateur delta peut capter les changements avec suffisamment de précision pour la détection de seuils ou l'analyse des tendances. En intégrant le modulateur dans le FPGA, les ingénieurs peuvent créer une solution à puce unique qui traite plusieurs flux de capteurs, applique le filtrage numérique et communique par SPI ou I2C, tous sans CDA externes.

Systèmes de contrôle en temps réel

La modulation Delta (après le comparateur) permet de contrôler les bandes passantes qui seraient difficiles avec les CDAs en pipeline. Dans les contrôleurs à moteur basés sur FPGA, un modulateur delta peut détecter la tension de fuite du courant à la fréquence PWM (10–100 kHz) et alimenter directement le signal d'erreur numérique en contrôleur PID. La simplicité du modulateur permet également de prototyper et de régler rapidement les algorithmes de contrôle sans modifier le chemin analogique.

Considérations relatives à la mise en oeuvre dans la FPGA et dans la CITI

Le choix entre FPGA et ASIC pour un système de modulation delta dépend du volume de production, des besoins de flexibilité et des contraintes de conception. Les FPGA offrent une reconfiguration, ce qui les rend idéales pour le prototypage, les produits à faible volume ou les systèmes qui nécessitent des mises à jour sur le terrain.

Mise en œuvre de la FPGA

Dans un FPGA, le modulateur delta peut être mis en œuvre entièrement en logique numérique, sauf pour le comparateur analogique et l'intégrateur. De nombreux FPGA ont des comparateurs différentiels intégrés dans les banques d'E/S qui peuvent fonctionner comme comparateur 1 bits. Pour l'intégrateur, un amplificateur externe avec un condensateur est généralement utilisé, bien que certains FPGA comprennent des blocs analogiques (par exemple Xilinx AMS, Intel MAX 10 ADCs) qui peuvent servir d'intégrateur ou de comparateur configurable. La logique de contrôle numérique utilise des registres et des ressources arithmétiques pour mettre à jour la valeur de reconstruction.

Mise en œuvre de la CITI

Les modèles ASIC permettent d'obtenir les performances et l'efficacité de puissance les plus élevées possibles pour la modulation delta. Le comparateur analogique et intégrateur peut être conçu sur mesure avec des transistors à basse compensation et à grande vitesse. La logique numérique est synthétisée à partir de cellules standard et optimisée pour la fréquence de l'horloge cible. Comme la boucle est entièrement sur puce, les capacités et inductances parasitaires sont réduites au minimum, ce qui permet des vitesses d'horloge supérieures à 1 GHz.

Défis et techniques d'atténuation

Bien que la modulation delta soit simple, elle n'est pas sans limites. Deux questions fondamentales – surcharge de pente et bruit granulaire – entravent la portée dynamique réalisable.

Surcharge de la pente

La surcharge de pente se produit lorsque le signal d'entrée change plus rapidement que le modulateur peut suivre avec la taille fixe de l'étape. Cela entraîne une distorsion qui serre le débit de sortie à un niveau constant élevé ou faible, causant de grandes erreurs de reconstruction. La pente maximale d'entrée qui peut être suivi fidèlement est ↓ · f s, où ↓ est la taille de l'étape et f s est la fréquence d'échantillonnage. Pour éviter la surcharge, les concepteurs peuvent augmenter la taille de l'étape, mais cela augmente le bruit granulaire. Une meilleure approche consiste à augmenter le rapport de suréchantillonnage, ce qui augmente la capacité de suivi sans modifier la résolution quantificateur.

Bruit granulaire

Le bruit granulaire apparaît comme une oscillation continue et de faible niveau dans le signal reconstruit lorsque l'entrée est presque constante. L'intégrateur accumule le signal reconstitué autour de la vraie valeur par une étape, produisant une onde semblable à une scie. L'augmentation de la taille de l'étape réduit la capacité de suivi et augmente le bruit, tout en diminuant la taille de l'étape réduit le bruit, mais aggrave la surcharge de pente. L'échange est géré par un suréchantillonnage et le filtrage ultérieur à faible passage. En échantillonnant à plusieurs reprises le taux de Nyquist et en appliquant un filtre de décimation (p. ex., un filtre moyen mobile ou CIC), le bruit de quantification est réparti sur une bande passante plus large, et le bruit en bande est supprimé.

Variantes adaptatives et Sigma-Delta

Pour surmonter les limites de la modulation de base du delta, il existe deux variantes populaires :

  • Modulation adaptive Delta (ADM):[ La taille de l'étape change en fonction du flux de bits de sortie. Un algorithme commun utilise une barrière logique pour détecter des bits identiques consécutifs; lorsqu'on le trouve, la taille de l'étape est doublée (ou augmentée d'un facteur). Lorsqu'on détecte des bits alternés, la taille de l'étape se désintègre. Cette approche permet de mieux suivre les signaux à haute fréquence tout en maintenant un bruit moindre sur les signaux lents.
  • Sigma-Delta Modulation (Δ-) :[ En plaçant l'intégrateur dans la boucle de rétroaction avant le comparateur, la modulation sigma-delta supprime le bruit de quantification à de basses fréquences et le forme à des fréquences plus élevées. Cela permet un SNR très élevé (100+ dB) avec des quantiseurs internes multibits. La plupart des ADC à haute résolution (par exemple, les codecs audio, la mesure industrielle) utilisent des modulateurs sigma-delta. Les implémentations FPGA de modulateurs sigma-delta sont courantes pour la conversion numérique à analogique (par exemple, les amplificateurs de classe D) et pour les ADC lorsque la fréquence de bande de base est faible par rapport à l'horloge.

Les modulateurs ADM et sigma-delta peuvent être mis en œuvre sur les FPGA avec des ressources logiques raisonnables. Par exemple, un modulateur sigma-delta de deuxième ordre ne nécessite que trois adders, trois éléments de retard et un comparateur – environ 400 LUT dans un FPGA de la série Xilinx 7 – ce qui en fait des alternatives attrayantes lorsque la modulation de base du delta est insuffisante.

Conclusion

La modulation Delta reste une technique vitale de conversion des signaux FPGA et ASIC, offrant un mélange convaincant de simplicité, de faible puissance, de vitesse élevée et de facilité d'intégration. Sa quantification 1 bits et ses circuits analogiques minimaux en font un excellent choix pour les applications où une résolution modérée (30–50 dB SNR) est acceptable et où les budgets d'espace ou de puissance sont serrés. En comprenant les compromis entre la taille des étapes, le rapport d'échantillonnage excessif et l'architecture de rétroaction, les ingénieurs peuvent adapter la modulation delta aux exigences spécifiques du système.

Comme les FPGA continuent d'intégrer des capacités analogiques et que les processus ASIC se rétrécissent, la modulation delta restera un outil pratique pour le prototypage rapide et le déploiement à grand volume. Sa modularité inhérente à plusieurs canaux et sa compatibilité avec le traitement numérique du signal en font un complément précieux à la trousse d'outils de n'importe quel concepteur de matériel.Pour plus d'informations sur la théorie et la mise en œuvre de la modulation delta, se reporter à Wikipedia: Delta Modulation[ et Analog Devices: Delta-Sigma ADC Basics.Pour les lignes directrices de conception spécifiques à FPGA, Xilinx et Intel proposent des notes d'application sur des blocs analogiques intégrés tels que la Xilinx Analog Mixed Signal Application Note et Intel MAX 10 ADC User Guide.