Au lieu d'investir dans des centres de données physiques, les entreprises louent des infrastructures virtualisées à la demande, bénéficiant d'élasticité et d'une portée globale. Cependant, un point de friction important se présente lorsque des logiciels hérités ou spécialisés, construits pour des architectures complexes de l'informatique de l'instruction (CISC), comme la famille Intel x86, doivent fonctionner dans des environnements cloud qui ne fournissent pas nécessairement cet ensemble d'instructions exacts. L'émulation des architectures du CISC dans ces environnements cloud modernes, souvent hétérogènes, introduit un ensemble distinct de obstacles techniques qui influent sur les performances, les coûts, la sécurité et la complexité opérationnelle.

Comprendre les architectures du CDCI

L'architecture Intel x86, qui domine les marchés de l'informatique personnelle et des serveurs depuis des décennies, est l'exemple le plus frappant de l'ICSC. Son ensemble d'instructions est de grande taille, de longueur variable et comprend des opérations puissantes comme la manipulation de cordes, le contrôle de boucles et les modes d'adressage complexes. Cette conception a permis de simplifier historiquement le développement du compilateur et de réduire la taille des programmes parce que chaque instruction a fait plus de travail. Cependant, la complexité en coûte : chaque instruction peut prendre plusieurs cycles d'horloge pour décoder et exécuter, et la microarchitecture complexe nécessaire pour gérer l'ensemble d'instructions exige des budgets transistors et une puissance importantes. Aujourd'hui, la plupart des processeurs x86 modernes traduisent en interne les instructions du CISC en micro-opérations simples, semblables à celles du RISC, combinant efficacement la commodité de programmation du CISC avec l'efficacité d'exécution du RISC.

L'élévation du Cloud Computing et l'impératif d'émulation

Les plateformes de calcul en nuage sont construites sur des grappes massives de serveurs standardisés. Alors que la majorité des instances de cloud fonctionnent aujourd'hui sur des processeurs x86 d'Intel et AMD, un nombre croissant de fournisseurs introduisent des alternatives. AWS offre des processeurs Graviton basés sur l'architecture ARM; Google Cloud a annoncé des processeurs Axion basés sur ARM; et Azure fournit des exemples basés sur Ampère Altra ARM. Cette diversification est motivée par les avantages de coûts, de performances par watts et par le désir de flexibilité de la chaîne d'approvisionnement. Cependant, les organisations qui possèdent des piles logicielles x86 existantes, y compris des applications personnalisées, des bases de données anciennes ou des outils informatiques spécialisés à haute performance, sont confrontées à un dilemme.

Les principaux défis à relever pour imiter le CDCI dans le nuage

Rendement en tête

Le défi central de l'émulation du CDCI est la performance. L'émulation d'une instruction complexe comme la x86 (qui déplace un bloc de données de la mémoire, décrémentant automatiquement les compteurs) sur un hôte ARM nécessite de la décomposer en dizaines ou même des centaines d'instructions ARM plus simples. Chaque instruction originale x86 doit être récupérée, décodée, analysée sémantiquement et traduite dynamiquement. Ce processus de traduction consomme des cycles CPU sur l'hôte qui, dans un environnement d'exécution natif, serait dépensé sur le travail d'application réel. La pénalité de performance peut être sévère. Pour les charges de travail liées au calcul, l'émulation peut entraîner un ralentissement ou pire de 2x à 5x, selon le mélange d'instructions. Les charges de travail ne sont pas uniformes; les charges de travail qui utilisent fortement des instructions complexes à cycle multiple x86 souffrent le plus. Le traducteur binaire dynamique doit également gérer le code automodifiant, la manipulation précise des exceptions et la commande exacte de la mémoire, tout cela ajoute des frais généraux.

Compatibilité matérielle

Les fournisseurs de cloud standardisent sur des générations et des configurations matérielles spécifiques. L'émulation d'un environnement x86 sur un hôte non-x86, comme une instance basée sur ARM, exige que l'émulateur reproduise avec précision le comportement du matériel x86, y compris le modèle de mémoire, le comportement cache et les interfaces périphériques. Ceci est difficile parce que l'architecture x86 a un modèle de commande mémoire plus fort que ARM, qui utilise un modèle plus faible et plus détendu. L'émulateur doit insérer des barrières mémoire et des instructions de synchronisation pour faire appliquer des garanties de commande x86, des performances dégradantes supplémentaires.

Utilisation des ressources

L'émulation n'est pas seulement une taxe CPU; elle consomme des quantités importantes de mémoire et de bande passante d'E/S. Le traducteur binaire dynamique maintient un cache de traduction où des blocs de code x86 récemment traduits sont stockés pour réutilisation. Ce cache peut atteindre des dizaines ou des centaines de mégaoctets, en concurrence avec l'application pour les précieuses ressources de cache et de mémoire. De plus, la complexité du décodage d'instructions x86 signifie que l'émulateur lui-même est un grand objet logiciel complexe qui occupe la mémoire. La bande passante mémoire est également affectée parce que l'émulateur a souvent besoin d'inspecter le flux d'instructions plusieurs fois – une fois pour décodage, une fois pour optimisation, et une fois pour exécution.

Questions de latence

Le processus de traduction dynamique introduit une latence variable : lorsque l'émulateur rencontre une nouvelle séquence d'instruction x86 non encore dans le cache de traduction, il doit prendre un détour coûteux pour décoder et traduire avant que l'exécution puisse se poursuivre. Cela peut causer des pics de latence sporadiques qui perturbent le streaming audio/vidéo, les systèmes de contrôle industriel, les plates-formes de négociation financière ou les transactions de base de données. De plus, les environnements nuageux présentent déjà une variabilité de réseau et de latence de stockage due à une infrastructure partagée.

Préoccupations en matière de sécurité

Un bug dans le traducteur binaire dynamique peut être exploité pour exécuter le code arbitraire sur le système hôte, brisant l'isolement sur lequel les environnements cloud dépendent. L'émulateur doit gérer les instructions privilégiées, la protection de la mémoire et interrompre la manipulation correctement; tout défaut pourrait permettre à un système d'exploitation invité d'échapper à l'environnement émulé et de compromettre l'hyperviseur ou d'autres locataires. De plus, l'émulateur lui-même a besoin de privilège pour accéder aux fonctionnalités matérielles, et si elle fonctionne dans l'espace du noyau hôte, une vulnérabilité pourrait conduire à un compromis complet de l'hôte. Les fournisseurs de nuages peuvent atténuer cette situation en exécutant des émulateurs dans l'espace utilisateur ou en utilisant des extensions de virtualisation matérielle, mais la complexité supplémentaire d'émulation d'une architecture complexe du CDCI augmente le risque de défauts de sécurité.

Ensemble d'instructions Complexité et fidélité

L'architecture x86 d'Intel a évolué sur 40 ans, accumulant un vaste catalogue d'instructions, dont beaucoup sont vaguement documentées ou reposent sur des comportements hérités. Les émulateurs doivent reproduire fidèlement ces cas de coin pour exécuter correctement les anciens systèmes d'exploitation et les applications. Par exemple, les instructions comme (ASCII adjust after addition) et (decimal adjust after addition) sont rarement utilisées aujourd'hui mais font toujours partie des spécifications et sont nécessaires pour exécuter les anciennes applications DOS ou Windows. L'émulation du comportement exact des drapeaux x86, en particulier les drapeaux de parité et de débordement, dans toutes les instructions est un cauchemar combinatoire. L'émulateur doit également gérer les différences de comportement microarchitectural entre les différentes générations, comme la la latence exacte de division ou le comportement du code automodifiant.

Stratégies pour surmonter ces défis

Virtualisation assistée par matériel

Les processeurs ARM modernes offrent des extensions de virtualisation qui peuvent accélérer la traduction des instructions du CDCI. Par exemple, les Extensions d'hôte de virtualisation (VHE) et le support de l'unité de gestion de mémoire (MMU) d'ARM peuvent réduire les frais généraux de gestion des tables de pages et interrompre la manipulation dans des environnements émulés. De même, les fournisseurs de cloud peuvent tirer parti des fonctionnalités matérielles comme Intel VT-x et AMD-V lorsque l'hôte est lui-même x86, permettant la virtualisation imbriquée où un client du CDCI fonctionne efficacement à l'intérieur d'un hyperviseur du CDCI. Cependant, lorsque l'hôte est une architecture non x86, le matériel ne peut pas accélérer directement le décodage des instructions x86. L'exemple le plus important de l'émulation du CDCI assistée par le matériel dans le cloud est celui des processeurs Graviton d'Amazon qui utilisent le système Nitro AWS, qui décharge certaines fonctions de virtualisation vers le matériel dédié, réduisant ainsi les frais généraux d'émulation pour les E/S et la gestion de mémoire, bien que la traduction au niveau C

Emulation optimisée et traduction binaire

Les techniques avancées de traduction binaire dynamique (DBT) peuvent réduire considérablement la pénalité de performance. Les émulateurs modernes comme QEMU, Rosetta 2 d'Apple et les couches de traduction propres à AWS utilisent des passes d'optimisation sophistiquées. Ils profilent le code de fonctionnement, identifient les chemins chauds et optimisent le code traduit de manière agressive, en orientant les séquences communes et en éliminant les vérifications redondantes. Par exemple, un traducteur bien optimisé peut reconnaître le modèle d'instruction x86 et le mapper à un seul ARM instruction plutôt qu'une séquence de routines d'émulation. Le traducteur peut aussi agréger le code traduit en blocs plus grands, réduisant le coût de la recherche de cache.

Conteneurisation et isolement de MicroVM

En exécutant l'environnement x86 émulé dans un conteneur sur un hôte ARM, le temps d'exécution du conteneur peut minimiser le nombre d'appels système et interrompre la manipulation qui doit être traduite. Firecracker, la technologie microVM utilisée par AWS Lambda et Fargate, offre une couche de virtualisation minimale qui réduit le temps de démarrage et les frais généraux, ce qui peut compléter l'émulation en fournissant un démarrage rapide et une consommation de ressources moindre. L'émulation conteneurisée est particulièrement efficace pour les microservices apatrides qui peuvent tolérer des frais généraux de performance modérée et ne nécessitent pas un accès matériel précis. En outre, les conteneurs simplifient le déploiement : l'émulateur est emballé avec l'application, et les outils d'orchestration comme Kubernetes peuvent programmer ces conteneurs sur des nœuds appropriés, réduisant la complexité opérationnelle de la gestion des environnements d'architecture mixte.

Architectures hybrides et grappes multi-architectures

Au lieu de s'appuyer uniquement sur l'émulation, de nombreux fournisseurs de cloud et utilisateurs adoptent une stratégie hybride. Ils maintiennent un bassin d'instances natives x86 pour les charges de travail qui ne tolèrent aucune émulation en cas de dépassement, tout en utilisant des instances ARM avec émulation pour des tâches moins exigeantes. Les orchestreurs peuvent être configurés de manière à préférer l'exécution native lorsque cela est possible, en ne retombant à l'exécution émulée que lorsque cela est nécessaire.

Outils et services pour les fournisseurs de cloud

Les principaux fournisseurs de services de cloud ont développé des outils exclusifs pour faciliter l'émulation du CDCI. AWS offre le programme AWS Graviton Challenge et fournit de la documentation pour le portage des applications à ARM, y compris des conseils sur l'utilisation de l'émulation en mode utilisateur de QEMU pour les binaires x86. Google Cloud fournit les instances Google Cloud Platform pour ARM et recommande d'utiliser [QEMU pour le développement et les essais. Azure offre Ampère Altra et fournit des conseils sur l'utilisation de [ Images de conteneurs à architecture multiple] via des listes de manifestes Docker. Ces services automatisent certaines de la complexité, mais ils n'éliminent pas les défis fondamentaux en matière de performance et de frais généraux.

Applications et cas d'utilisation dans le monde réel

Malgré les défis, l'émulation du CDCI dans le cloud est activement utilisée dans plusieurs scénarios. Les applications d'entreprise héritées, comme SAP, Oracle Database ou les systèmes COBOL personnalisés, nécessitent souvent des environnements x86 parce qu'ils dépendent de codes compilés ou de bibliothèques tierces qui ne sont pas disponibles pour ARM. L'émulation permet aux organisations de migrer ces applications vers une infrastructure cloud moderne sans réécriture complète. De même, les studios de développement de jeux utilisent l'émulation pour exécuter x86 des outils de construction sur les coureurs CI basés sur ARM, réduisant les coûts tout en maintenant la compatibilité.

Orientations futures

Le paysage de l'émulation du CDCI dans le nuage va probablement évoluer de plusieurs façons. Premièrement, comme les architectures ARM et RISC-V gagnent plus de parts de marché, la demande d'émulation efficace augmentera, ce qui stimulera l'innovation dans la traduction assistée par le matériel. Les futurs processeurs ARM peuvent inclure des accélérateurs dédiés pour le décodage des instructions x86, comme ils l'incluent maintenant dans les unités de traitement cryptographique et neural. Deuxièmement, la montée en puissance des formats WebAssembly et autres formats d'octécode portatifs peut réduire la nécessité d'émulation au niveau ISA en encourageant les développeurs à adopter des représentations intermédiaires indépendantes de la plate-forme.

Conclusion

La complexité de l'ensemble d'instructions x86, avec ses décennies d'héritage accumulé, fait de l'émulation un défi technique important. Cependant, avec la virtualisation assistée par le matériel, la traduction binaire optimisée, la conteneurisation et les architectures hybrides, les organisations peuvent exécuter avec succès des charges de travail x86 sur des instances cloud non-x86, débloquant ainsi des économies de coûts et une flexibilité architecturale. Le choix d'utiliser l'émulation doit être fait avec une compréhension claire des compromis : il s'agit d'une solution pragmatique pour des besoins spécifiques de compatibilité, non pas un remplacement universel pour l'exécution native. Au fur et à mesure que le matériel cloud diversifie et les progrès technologiques de l'émulation, la frontière entre l'informatique native et l'émulation continuera de se brouiller, permettant une plus grande portabilité des logiciels dans le paysage cloud.