Principes fondamentaux de la signalisation différentielle

Contrairement à la signalisation à une seule extrémité, qui fait référence à un terrain commun, les paires différentielles se fondent sur le flux de courant égal et opposé. Cette architecture équilibrée annule naturellement les interférences électromagnétiques externes (IME) et réduit les émissions apparentes. Les deux traces forment une ligne de transmission dont l'impédance est définie par leur géométrie, leurs propriétés diélectriques et leur espacement. Les valeurs d'impédance différentielle typiques pour les interfaces à grande vitesse sont de 100 γ (USB, Ethernet, PCIe) ou 90 ↓ (HDMI, DisplayPort).

Le rejet inhérent des paires différentielles en mode commun supprime également le rebond au sol et le bruit d'alimentation. Cependant, ces avantages disparaissent si la paire devient asymétrique dans la longueur, l'espacement ou le couplage aux plans de référence. Par conséquent, chaque décision de conception – de la sélection de la pile à par le placement – doit prioriser l'équilibre électrique ] de la paire.

Paramètres critiques de conception

Impédance caractéristique

L'impédance différentielle (Z diff) est l'impédance mesurée entre les deux traces d'une paire. Elle dépend de l'impédance odd-mode de chaque trace et du couplage mutuel entre elles. Pour une structure typique de microstrip, Z diff ↓ 2 × Z odd, où Z odd est l'impédance d'une trace avec l'autre conduite opposée. L'impédance contrôlée nécessite un contrôle précis de la largeur de la trace (W), de l'épaisseur de la trace (T), de la hauteur diélectrique (H) et de l'espacement des traces (S).

Géométrie des traces et espacement

Les variations de S changent à la fois l'impédance du mode impair et le facteur de couplage. Une erreur courante est d'élargir l'espacement à proximité des connecteurs ou des coussinets pour faciliter le ventilateur. Au lieu de cela, maintenir la cible S jusqu'à 5-10 mm de la fin, puis diminuer progressivement.

Sélection des matériaux diélectriques

La capacité relative (ε r) du substrat PCB affecte directement l'impédance. La norme FR‐4 a un ε r de 4,2–4,5 (selon la teneur en résine et le style de verre), mais sa perte tangente (0,015–0,025) ajoute une atténuation aux fréquences multi-GHz. Pour les liaisons série supérieures à 5 Gbps, il faut considérer les stratifiés à faible perte comme Isola 370HR, Rogers 4350B ou Megtron 6. Ces matériaux offrent une tolérance plus étroite ε r (±0,05) et des facteurs de dissipation plus faibles, qui améliorent les temps de montée des signaux et réduisent les jachères.

Mise en page et acheminement des meilleures pratiques

Symmétrie et correspondance de longueur

Toute erreur de longueur introduit un biais qui convertit une partie du signal différentiel en bruit en mode commun. Le bruit en mode commun se combine en alimentations et rayonne l'IME. Utilisez des lignes de retard serpentine seulement lorsque nécessaire, et gardez chaque segment serpentine en amplitude et en hauteur petite (p. ex., 2–3 fois la largeur de la trace) pour éviter de créer des discontinuités d'impédance.

Éviter les interruptions

Les virages à 90° Sharp augmentent la largeur des traces au coin, créant une chute d'impédance locale. Au lieu de cela, utilisez des coins chanfered à 45° ou des arcs incurvés avec un rayon ≥3× la largeur des traces. Lorsque les virages sont inévitables, ajoutez une compensation de miter pour préserver la largeur effective des traces.

Via la conception et la gestion

Lorsqu'une paire différentielle doit changer de couche, garder les traces ensemble et utiliser les vias de couture au sol[ près de la transition pour fournir un chemin de retour à faible inductance. Placer les vias symétriquement par rapport à la paire. Chaque via stub (la partie inutilisée du via baril) agit comme une cavité résonante; faire du dos-drill ou utiliser des vias aveugles/ensevelis pour des signaux supérieurs à 10 Gbps. Pour les via antipads, utiliser le plus petit diamètre de perçage qui satisfait la manufacturabilité et s'assurer que la clairance antipad maintient la même impédance que la ligne de transmission.

Intégrité de la voie de retour terrestre

Les signaux différentiels nécessitent un plan de référence continu (sol ou puissance) directement sous la paire. Le courant de retour circule sur ce plan, en miroir du courant différentiel dans les traces. Un plan fractionné ou une ouverture sous les forces de la paire retourne le courant en détour, entraînant une augmentation de l'inductance de boucle et la conversion en mode commun. Pour maintenir l'intégrité du signal, ne pas faire de différence de route entre les divisions du plan. Si une rupture est inévitable, pontez l'écart avec des condensateurs de couture (100 nF–1 μF) ou utilisez une île au sol dédiée.

Interfaces à haute vitesse communes et leurs exigences

Interface Data Rate Target Z_diff (Ω) Key Concerns
USB 2.0 480 Mbps 90 Ω (±15%) Skew ≤50 ps, avoid long stubs
USB 3.0/3.1 5 / 10 Gbps 90 Ω (±10%) Length mismatch ≤5 mil, AC‑coupling caps
Gigabit Ethernet (1000BASE‑T) 1 Gbps 100 Ω (±10%) Four pairs, crosstalk management
PCIe Gen3/Gen4 8 / 16 GT/s 100 Ω (±10%) AC‑coupling caps, tight skew
HDMI 2.0 6 Gbps per lane 100 Ω (±10%) Four differential pairs, length matching within ±20 mil
LVDS (general) Up to 3.125 Gbps 100 Ω (±10%) Termination resistor integrated or external

Consultez les documents de conformité spécifiques pour connaître les exigences exactes. Par exemple, la spécification USB 3.0 fournit des budgets d'impédance différentielle et de bâillonnage détaillés.

Techniques avancées pour l'intégrité des signaux

Rémunération différentielle du couple

La compensation du skew ne se limite pas à ajouter un délai de serpentine. Des circuits de deskew actifs existent dans certains appareils SerDes (sérializer/déserializer), mais ils ne peuvent corriger que pour un mauvais ajustement statique jusqu'à une certaine limite. Pour de meilleurs résultats, effectuer TDR (temps-domaine réflectométrie) mesures sur des cartes prototypes pour identifier les sources de skew.

Traces de garde et voies de piquetage

Dans les plans denses, les traces de garde (traces de cuivre échoué) placées de chaque côté d'une paire différentielle peuvent réduire les échanges de signaux agresseurs. Cependant, les traces de garde augmentent également la charge capacitive et peuvent diminuer l'impédance si elles ne sont pas assez espacées. En règle générale, gardez les traces de garde au moins 3× la largeur de la trace loin de la paire.

Continuité du plan de référence et dégagement de l'antipad

Pour les voies différentielles, la clairance antipad (l'écart entre le viapad et le cuivre vers) doit être conçue pour préserver la même impédance de mode impair que la microstrip ou la stripline. Utilisez un différentiel via calculatrice pour déterminer la taille optimale du pad, le diamètre de la perceuse et le diamètre antipad. Jumelez les voies avec les voies terrestres placées de façon équitable pour fournir une transition coaxiale. Cette technique est particulièrement importante pour la signalisation NRZ ou PAM4.

Outils et simulation

Les suites modernes de conception de PCB (Altium Designer, Cadence Allegro, KiCad 8+, Mentor PADS) offrent des assistants de routage de paires différentielles intégrés qui appliquent les règles de largeur/d'espacement en temps réel. Les calculatrices d'impédance pré-layout, comme Simbeor ou la calculatrice d'impédance différentielle , vous permettent d'estimer les dimensions requises avant le routage. La vérification après la mise en place doit comprendre :

  • Simulation 3D en mode plein ondes (HFSS, CST Microwave Studio) pour les filets critiques.
  • Résolveur de champ hybride (Q3D Extractor) pour les transitions.
  • Simulations SPICE ou IBIS-AMI pour évaluer les diagrammes oculaires au récepteur.

De nombreux fabricants offrent des coupons de test d'impédance contrôlée sur le panneau de production. Demandez des rapports de test d'impédance à votre fabricant de BPC pour confirmer que la pile fabriquée répond à vos valeurs cibles. La norme IPC‐2141A est une référence précieuse pour la conception et la mesure d'impédance contrôlée.

Conclusion

En maintenant une géométrie de trace cohérente, en assurant un plan de référence continu et en gérant soigneusement les transitions, les concepteurs peuvent atteindre une intégrité robuste des signaux jusqu'à des taux de données multigigabits. La collaboration régulière avec votre fabricant et la simulation de premier cycle de la simulation de la récupération sur le terrain minimisent les ré-épingles coûteuses. L'adhésion aux lignes directrices décrites ici, notamment celles qui concernent le contrôle de l'impédance, l'adéquation de la longueur et l'intégrité du chemin de retour au sol, permettra de produire des produits fiables et conformes à l'IMI qui répondent aux attentes de performance des systèmes numériques haute vitesse d'aujourd'hui.