Introduction : L'interface analogique-numérique dans un monde numérique

La numérisation rapide des systèmes modernes, des télécommunications 5G et des véhicules autonomes aux appareils médicaux portables et aux capteurs industriels, a imposé des exigences extraordinaires sur l'interface entre le monde physique analogique et les moteurs de traitement numérique. Le convertisseur analogique-numérique (ADC) sert de pont critique, et sa performance dicte directement la précision, l'efficacité et la taille globales du système.

La technologie CMOS fournit la couche fondamentale sur laquelle des milliards de transistors sont construits, permettant la création de circuits intégrés très complexes. Pour les concepteurs d'ADC, l'échelle continue des nœuds de processus CMOS a débloqué des capacités qui étaient autrefois impossibles. Elle a permis l'intégration de systèmes complets de signaux mixtes sur une seule puce, réduisant l'espace et le coût du système tout en améliorant simultanément les performances.

Le rôle fondamental du CMOS dans les systèmes à signaux mixtes

Pour comprendre l'impact du CMOS sur le développement du CDA, il est nécessaire de revoir les caractéristiques fondamentales de la technologie.Les circuits CMOS utilisent des paires complémentaires de transistors à effet de champ de type p et n-métal-oxyde-semiconducteur de type n (MOSFETs). Contrairement aux transistors bipolaires de jonction (BJTs), les portes CMOS consomment très peu de puissance statique, ce qui les rend idéales pour les appareils fonctionnant avec batterie.

La transition de la conception purement analogique ADC à la conception analogique assistée numérique est le résultat direct de l'échelle CMOS. Dans les anciens nœuds de processus, les composants analogiques de précision ont nécessité de grandes géométries et une mise en page soignée. Dans les nœuds submicroniques profonds modernes, la performance analogique brute d'un seul transistor s'est dégradée. Cependant, la vitesse et la densité de la logique numérique ont augmenté de façon exponentielle.

Principaux avantages du SMOC pour la mise en œuvre du CDA compact

Miniaturisation et intégration système-on-Chip

Le plus évident avantage de la technologie CMOS est la capacité de réduire les dimensions des caractéristiques. Lorsqu'un processus de 0,5 μm a pu être utilisé pour un CDA autonome dans les années 1990, les CDA modernes sont construits sur 28 nm, 16 nm, ou même 7 nm noeuds. Cette échelle permet au noyau analogique de se rétrécir, mais son principal avantage est l'intégration de l'ADC avec d'énormes moteurs numériques.

Efficacité énergétique et exploitation par compression d'énergie

La technologie CMOS offre des avantages inhérents à ce domaine. Des balances de consommation dynamiques avec le carré de la tension d'alimentation. Comme les nœuds CMOS ont migré de 5V à 0,9V et moins, l'énergie nécessaire pour effectuer une conversion a diminué. Des techniques avancées telles que le fonctionnement sous-seuil, le gingingage de puissance et l'échelle dynamique de tension permettent aux ADC de fonctionner efficacement sur une large gamme de débits d'échantillonnage.

Utilisation de vitesses opérationnelles plus élevées

La longueur des portes CMOS diminue, la fréquence de transit (fT) des transistors augmente. Cela permet de passer plus rapidement au sein de l'ADC. Pour les architectures comme le registre d'approximation (SAR) ADC, un comparateur plus rapide et une boucle logique se traduisent directement par des taux d'échantillonnage plus élevés. Dans le passé, les ADC à grande vitesse étaient souvent construits en utilisant des processus de silicium-germanium (SiGe) ou d'arsénide de gallium (GaAs).

Échelle économique et maturité de la fabrication

L'industrie mondiale des semi-conducteurs a investi des milliards de dollars dans les installations de fabrication CMOS. Cette infrastructure mature permet aux concepteurs d'ADC d'accéder à des procédés de fabrication à haut rendement et à faible coût. Parce que les processus CMOS sont utilisés pour construire tout, des microprocesseurs aux puces de mémoire, le coût par hélico est réparti sur des volumes énormes.

Impact de la transformation sur les architectures ADC

Les propriétés d'un nœud technologique CMOS donné dictent souvent l'architecture ADC optimale. L'échelle de la technologie de processus a favorisé certaines topologies par rapport à d'autres, conduisant à des changements dans l'orientation de l'industrie.

Résurgence et domination des CAD SAR

L'architecture SAR ADC est devenue le moteur de l'industrie de la conversion des données, en grande partie grâce à la mise à l'échelle CMOS. Un ADC SAR s'appuie sur un convertisseur numérique à analogique (CDAC), un comparateur et une logique numérique. La géométrie CMOS se rétrécit, la capacité unitaire peut être réduite, réduisant la zone CDAC et réduisant la puissance nécessaire pour la conduire. La logique numérique devient plus rapide et plus petite, permettant une résolution et une vitesse plus élevées. Les ADC SAR modernes peuvent atteindre des résolutions de 8 à 18 bits à des taux d'échantillonnage supérieurs à 100 MSPS. ]Comprendre l'architecture SAR ADC] est essentiel pour tout concepteur de système travaillant avec des systèmes modernes d'acquisition de données. L'architecture bénéficie directement de la capacité parasitaire réduite et de l'amélioration de l'appariement des nœuds CMOS avancés.

Modulateurs Sigma-Delta à haute résolution

Sigma-delta (-) Les ADCs s'appuient sur un suréchantillonnage et un habillage sonore pour obtenir une très haute résolution (20 à 24 bits et au-delà). Le filtre de décimation numérique qui suit le modulateur est un bloc numérique complexe et de grande taille. La densité des nœuds CMOS modernes permet d'implémenter ce filtre sans consommer une surface de die excessive. De plus, la capacité de construire des modulateurs de plus haut ordre (par exemple, 4ème, 5ème ou plus) utilisant des intégrateurs et des résonateurs est activée par les condensateurs et commutateurs de précision disponibles dans CMOS. Ces convertisseurs sont fondamentaux pour les interfaces audio, de précision et de capteurs industriels numériques.

Pipeline à grande vitesse et CAA intercalés dans le temps

Les CAA de pipeline utilisent plusieurs étapes pour atteindre simultanément une vitesse élevée et une haute résolution. Ils bénéficient de l'échelle CMOS par des appamps et des commutateurs plus rapides. Cependant, les CAA de pipeline ont fait face à une concurrence croissante de la part des CAA de SAR intercalés dans des nœuds avancés. En plaçant plusieurs CAA de SAR en parallèle, les concepteurs de systèmes peuvent obtenir des taux d'échantillonnage agrégé extrêmement élevés tout en maintenant l'efficacité énergétique de l'architecture SAR.

Applications critiques activées par les CDA CMOS compacts

Les progrès réalisés dans les systèmes de CDA basés sur les SMA ont permis une nouvelle génération de systèmes électroniques qui exigent des performances élevées dans des budgets d'espace et d'énergie serrés.

Infrastructure sans fil et 5G MIMO massif

Les stations de base 5G utilisent des réseaux d'antennes multisorties (MIMO) à entrées multiples. Ces réseaux peuvent comporter 64, 128 ou plus d'éléments d'antennes, chacun nécessitant sa propre chaîne de transmission et de réception, y compris un CDA. La faisabilité d'un tel système dépend entièrement de CDA compacts et de faible puissance. La conception d'un CDA pour une infrastructure 5G nécessite un équilibrage de la bande passante, de la portée dynamique et de la dissipation de puissance. La technologie CMOS permet l'intégration de ces convertisseurs directement avec la logique de formation du faisceau numérique, réduisant ainsi la taille et le coût de la tête radio.

Imagerie médicale et moniteurs de santé portatifs

Les appareils portatifs à ultrasons, les appareils auditifs numériques et les moniteurs d'électrocardiogramme (ECG) usagés au poignet reposent sur des CDA à faible puissance et multicanaux. L'intégration CMOS permet de construire des fronts analogiques complets (AFE) sur une seule puce. Par exemple, un système de mesure biopotentiel moderne comprend un amplificateur d'instrumentation, un stade de gain programmable et un CDA sigma-delta, le tout dans un ensemble qui mesure seulement quelques millimètres. Ce niveau d'intégration permet une surveillance continue de la santé dans un facteur de forme discrète.

Automobile ADAS et Autonome

Les systèmes avancés d'assistance au conducteur (ADAS) utilisent le LiDAR, le radar et les caméras pour percevoir l'environnement. Les ADC utilisés dans ces systèmes doivent fonctionner avec une latence très faible et une fiabilité élevée. Les ADC CMOS sont utilisés pour numériser les signaux réfléchis dans les récepteurs radar et les données de temps de vol dans les systèmes LiDAR. La capacité d'intégrer ces convertisseurs dans un SoC plus grand qui effectue le traitement numérique du signal est un avantage clé, réduisant le nombre de composants et améliorant la fiabilité du système dans les environnements automobiles.

Automatisation industrielle et IdO

Les capteurs distribués dans les usines et les bâtiments intelligents nécessitent une exploitation énergétique autonome. Les systèmes de collecte d'énergie utilisent souvent de petites cellules solaires ou des générateurs piézoélectriques qui produisent très peu de puissance. Un CMOS ADC ultra-faible puissance peut fonctionner sur des microwatts de puissance, permettant au capteur de numériser les données et de les transmettre sans fil.

Défis et échanges dans les SPCM sous-microniques profonds

Bien que l'échelle CMOS offre de nombreux avantages, elle présente aussi des défis importants pour la conception analogique. La migration vers des géométries plus petites n'est pas sans coût, et les concepteurs d'ADC doivent s'efforcer d'atténuer ces problèmes.

Salle de tête à tension réduite

La tension d'alimentation étant inférieure à 1V, la plage dynamique de l'ADC est limitée. Il devient plus difficile d'obtenir des rapports signal-bruit élevés (SNR) car le signal de basculement maximum est limité. Les concepteurs doivent utiliser des techniques de conception à faible bruit et un horlogerie soignée pour extraire le maximum de performances de la chambre à tête à tension limitée.

Mismatch et linéarité de l'appareil

Dans les CMOS submicroniques profonds, les fluctuations aléatoires des dopants et les limitations lithographiques provoquent des erreurs d'appariement entre les transistors adjacents. Cette inadéquation a une incidence directe sur la non-linéarité intégrale (INL) et la non-linéarité différentielle (DNL) de l'ADC. Pour compenser, les concepteurs s'appuient sur des techniques numériques d'étalonnage telles que l'étalonnage de fond, l'étalonnage de premier plan et l'appariement dynamique d'éléments (DEM).

Limites du bruit thermique

Le bruit thermique (kT/C) est une limite physique fondamentale. Comme les condensateurs sont réduits en taille pour économiser de la surface, le plancher de bruit thermique augmente. Cela crée un compromis direct entre la surface et les performances sonores. Pour les CDA à haute résolution, la taille du condensateur d'échantillonnage ne peut pas être réduite arbitrairement; il est souvent le plus important composant du noyau analogique.

Bruit de substrat et crosstalk

Dans un SoC hautement intégré, le gros noyau numérique peut injecter du bruit dans le circuit analogique sensible à travers le substrat commun. Ce crosstalk peut dégrader le SNR de l'ADC. Les stratégies d'atténuation comprennent l'utilisation de anneaux de protection, l'isolement profond du puits n et la planification minutieuse du plancher. L'efficacité de ces techniques dépend de la qualité du processus CMOS et de l'expérience du concepteur.

Orientations futures et perspectives pour les CAD du CMOS

L'évolution de la technologie CMOS continue de repousser les limites de ce qui est possible dans la conception ADC. Plusieurs tendances clés façonnent la prochaine génération de convertisseurs compacts.

Transistors à la fin et à la porte tout-terrain

La transition des transistors planaires vers les appareils de la série FinFET a amélioré les caractéristiques analogiques des appareils CMOS. Les transconducteurs FinFET offrent une plus grande résistance aux transconducteurs (gm) et une meilleure résistance à la sortie (ro), ce qui se traduit par un gain intrinsèque plus élevé. C'est un avantage important pour la conception analogique, qui a souffert de la dégradation des gains dans les nœuds planaires.

Apprentissage automatique pour l'étalonnage sur le circuit

Un réseau neuronal sur puce peut surveiller la sortie de l'ADC, détecter la non-linéarité ou la dérive offset causée par la température ou le vieillissement, et appliquer des corrections numériques en temps réel. Cette approche permet à l'ADC de maintenir des performances de pointe dans une large gamme de conditions d'exploitation sans intervention de l'utilisateur.

Architectures temporelles et stochastiques

Les circuits numériques deviennent plus rapides, les CDA du domaine temporel deviennent plus attrayants. Ces convertisseurs utilisent des onduleurs et des lignes de retard pour convertir la tension en un délai, qui est ensuite mesuré par un convertisseur numérique time-to-numérique (CDT).Cette approche tire parti de la grande vitesse de la logique numérique et évite le problème de la tête de tension.

Intégration dans les paquets 3D et hétérogéniques

L'avenir des CDA compacts ne se résume pas à une échelle monolithique, mais à une intégration 3D. Les vias de silice (TSV) et les copeaux permettent de fabriquer une CDA dans un nœud CMOS optimisé analogique et empilé directement sur le dessus d'une logique numérique de haute densité. Cette intégration hétérogène contourne les contraintes d'un seul nœud de processus, offrant le meilleur des mondes analogique et numérique.

Conclusion

La technologie CMOS a fondamentalement transformé le développement de convertisseurs analogiques-numériques compacts. En fournissant une plateforme évolutive, de faible puissance et rentable, elle a permis la migration des CDA à haute performance de niche, des processus spécialisés à la mainstream de l'électronique numérique-centrique. Les appareils qui en résultent sont plus petits, plus économes en énergie et plus intégrés que jamais. Bien que l'échelle submicronique profonde présente de réels défis dans la salle de tête de tension, le bruit et la linéarité, la boîte à outils de l'étalonnage numérique, la physique avancée des appareils et l'innovation architecturale continuent de se développer.