Comprendre le positionnement de la couche de surface des BPC et l'intégrité du signal

Dans la conception des cartes de circuits imprimés à grande vitesse (PCB), le placement des couches de surface est un facteur critique qui influence directement l'intégrité du signal. Les ingénieurs doivent examiner attentivement comment les signaux se déplacent à travers la carte, l'impédance qu'ils rencontrent et l'interférence qu'ils ressentent. Cet article explore l'impact du placement des couches de surface sur l'intégrité du signal, offrant des stratégies de conception, des techniques de simulation et des pratiques exemplaires pour assurer une performance fiable dans l'électronique moderne.

Les principes fondamentaux de l'emboutage de couches de PCB

Une accumulation de PCB se compose de plusieurs couches : couches de signal, plans de puissance et plans au sol. Les couches de surface sont les couches extérieures où les composants sont montés et les signaux sont souvent acheminés. Leur position par rapport aux plans internes détermine le comportement électromagnétique de la carte. Une accumulation bien conçue minimise les interférences électromagnétiques (EMI), le crosstalk et la dégradation des signaux, en particulier lorsque les taux de données augmentent.

L'intégrité du signal (SI) fait référence à la qualité d'un signal électrique qui se déplace du conducteur au récepteur. La dégradation peut résulter de réflexions, d'atténuations, de crosstalk et de rebond au sol. Le placement de la couche joue un rôle central car elle contrôle les caractéristiques de la ligne de transmission : impédance caractéristique, retard de propagation et zone de boucle pour les courants de retour.

Comment le placement de la couche de surface affecte l'intégrité du signal

Contrôle de l'impédance

L'impédance contrôlée est essentielle pour empêcher les reflets et maintenir la qualité du signal. Les traces de couches de surface sont souvent des lignes de microstrip, où la trace de signal est sur une couche externe sur un plan de référence (sol ou puissance). L'impédance d'une microstrip dépend de la largeur de la trace, de l'épaisseur diélectrique et de la constante diélectrique.

En revanche, placer des couches de signal près d'un plan de référence solide (p. ex. un plan au sol sur la couche interne adjacente) fournit une trajectoire de retour étroitement contrôlée, réduisant l'inductance de boucle et améliorant le contrôle de l'impédance.

IME et blindage

Lorsque des couches de signal sont placées sur les surfaces extérieures, elles agissent comme des antennes si elles ne sont pas correctement protégées. Placer un plan de sol adjacent à la couche de signal de surface fournit un effet de blindage, réduisant les émissions apparentes et la susceptibilité aux interférences externes. Toutefois, si le plan de sol est trop éloigné, l'efficacité de blindage diminue.

Inversement, les traces de signaux de couches intérieures sont naturellement entre les plans de puissance et de sol, offrant un excellent blindage. C'est pourquoi de nombreux modèles à grande vitesse préfèrent acheminer les signaux critiques sur les couches intérieures tout en réservant des couches extérieures pour des signaux plus lents ou pour le placement des composants.

Courants de croisement et de retour

Les courants de retour dans un flux de PCB le long du chemin de la moindre inductance, idéalement directement sous la trace du signal sur le plan de référence adjacent. Si le plan de référence est loin de la couche de signal de surface, le courant de retour s'étend, augmentant la zone de boucle et l'inductance mutuelle entre les traces adjacentes.

Par exemple, un empilement de couche avec signal en haut, un plan au sol sur la couche 2 et une puissance sur la couche 3 fournissent d'excellents chemins de courant de retour pour les signaux en haut de la couche. Le plan au sol agit également comme un bouclier entre le signal extérieur et le plan d'alimentation interne, réduisant ainsi le couplage du bruit du plan d'alimentation.

Stratégies communes de placement des couches

Les ingénieurs utilisent plusieurs méthodes de placement de couches selon les exigences de performance, les coûts et les contraintes de fabrication :

Placement de la couche intérieure (Stripline)

Dans cette stratégie, les couches de signal sont enfouies entre les plans de puissance et de sol. Cette configuration est connue sous le nom de stripline. Elle fournit un excellent blindage, une impédance contrôlée et une radiation réduite. Les traces de stripline sont moins sujettes à l'interférence externe et ont une impédance constante sur toute la fréquence.

Placement de la couche extérieure (Microstrip)

Les traces de microstrip sur la surface sont plus faciles à fabriquer, à tester et à modifier. Elles permettent un coût plus faible et plus simple par le biais de structures. Cependant, elles sont plus sensibles à l'IMI et présentent des pertes de rayonnement plus élevées. Les lignes de microstrip ont également une tolérance d'impédance plus grande en raison des variations du masque de soudure et de l'épaisseur diélectrique.

Placement de couche mixte

De nombreux modèles utilisent une combinaison : les signaux critiques à grande vitesse sont acheminés sur les couches intérieures (stripline), tandis que les signaux plus lents et le routage de puissance utilisent des couches extérieures. Ceci équilibre les performances avec la manufacturabilité et la testabilité.

Considérations de conception pour l'intégrité optimale des signaux

Optimisation de l'emboutage des calques

Pour les microstrips de surface, l'épaisseur diélectrique (préprépréfig) entre la couche supérieure et le premier plan de sol doit être soigneusement choisie pour atteindre l'impédance cible (par exemple, 50 γ mono-end, 100 γ différentiel). Les diélectriques thinner améliorent le blindage mais augmentent le couplage capacitif ; les diélectriques épais réduisent la capacité mais aggravent l'IMI. Les ingénieurs utilisent des outils de conception de empilement pour calculer l'impédance en fonction des propriétés du matériau.

Pour les couches intérieures, la distance entre la couche de signal et ses plans de référence adjacents détermine l'impédance de la ligne de bande. En plaçant symétriquement les couches de signal entre deux plans de référence, l'impédance est mieux contrôlée et le signal est doublement protégé.

Effets de la voie et de l'acheminement

Les signaux de surface passent souvent par des couches internes. Le via lui-même introduit des discontinuités (capacité, induction) qui dégradent l'intégrité du signal. Placer des couches de signal près de la surface réduit le nombre de vias de transitions pour les signaux à grande vitesse. Sinon, l'utilisation de vias enterrés ou aveugles peut maintenir la qualité du signal tout en routant sur les couches intérieures. Le via stub (la partie inutilisée d'un trou traversant via) provoque également des réflexions; le forçage arrière peut enlever des stubs sur les couches intérieures.

Pour le contrôle de l'impédance de haute précision, de nombreux concepteurs enlèvent le masque de soudure des traces de la couche extérieure et utilisent un revêtement de masque de soudure plus fin, mais cela ajoute des coûts.

Sélection du matériel

La constante diélectrique (Dk) et le facteur de dissipation (Df) du substrat de PCB affectent la vitesse et la perte des signaux. Pour les couches de surface, le matériau directement sous la trace (prépréfig) impacte l'impédance. Les matériaux à faible perte (p. ex. Rogers ou Isola) sont souvent utilisés pour les signaux à haute fréquence.

En outre, la rugosité de surface du cuivre sur les couches extérieures augmente les pertes de conducteurs à haute fréquence. Pour les conceptions à très haute vitesse (p. ex., 10 Gbps+), le choix d'une feuille de cuivre à faible profil pour les couches extérieures peut réduire les pertes.

Simulation et modélisation

Avant la fabrication, les ingénieurs utilisent des résolveurs électromagnétiques pour simuler l'impact du placement de couches sur l'intégrité du signal. Des outils comme Ansys HFSS, CST ou Keysight ADS peuvent modéliser des structures microstrip et stripline, prédire des crosstalk et générer des paramètres S. La simulation aide à optimiser le empilement, la géométrie des traces et via des transitions sans itérations physiques coûteuses.

Par exemple, une simulation peut montrer que le déplacement d'une trace de surface à grande vitesse d'une microstrip vers une configuration de bande réduit les émissions apparentes de 10 dB à 5 GHz. De même, le réglage de l'épaisseur diélectrique pour rapprocher le plan de référence peut réduire l'erreur d'impédance de 10 à 2 %.

Les ingénieurs effectuent également une analyse de réflectométrie dans le temps (TDR) en simulation pour identifier les discontinuités d'impédance causées par des vias ou des changements de couche. Cela leur permet de s'ajuster par la taille du tampon, la taille anti-pad et par le placement pour maintenir l'intégrité du signal.

Lignes directrices pratiques pour le placement de la couche de surface

  • Assigner les signaux critiques à grande vitesse aux couches intérieures autant que possible. Utiliser des configurations de lignes de stripline pour les horloges, les voies série à grande vitesse et les bus.
  • Assurer un plan de référence continu adjacent à chaque couche de signal. Éviter de diviser les plans de terre ou de puissance sous des traces à grande vitesse. Si des fractionnements sont nécessaires, utiliser des condensateurs de couture ou des traces de pont pour maintenir la continuité du chemin de retour.
  • Conserver les longueurs de traces de la couche de surface courtes[ pour minimiser l'IMI et le rayonnement. Pour les traces extérieures inévitables, ajouter des traces de protection au sol ou utiliser des structures coplanaires de guidage d'ondes (CPW) avec des vias au sol pour améliorer l'isolement.
  • Utilisez des calculatrices d'impédance de microstrip avec des paramètres précis du matériau.
  • Considérer les tolérances de fabrication[ lors de la conception de l'impédance de la couche de surface. Les variations d'épaisseur et d'encéphalopathie peuvent entraîner des écarts d'impédance de ±10% ou plus.
  • Effectuez une planification de la mise en place de la pile[ avec votre manufacturier de BPC. Discutez des épaisseurs de préprêve, des options de feuille de cuivre et des séquences de laminage disponibles pour atteindre les cibles de placement et d'impédance de couches souhaitées.

Étude de cas: Routage différentiel à vitesse élevée

Considérez une paire différentielle de 10 Gbps (p. ex. PCIe Gen 4) qui doit traverser un PCB. Le concepteur a deux options : route sur la surface supérieure (microstrip) ou route sur une couche interne (stripline). En utilisant la simulation, le concepteur compare les deux configurations avec une empilement de 4 couches (haut : signal, couche 2: sol, couche 3: puissance, bas : signal).

Pour les microstrips : La paire différentielle sur le dessus est de 5 mil de largeur avec espacement de 5 mil, sur un préprég de 4 mil d'épaisseur (Dk=4,2). L'impédance différentielle simulée est de 100 ↓ ± 8 % sur une fréquence allant jusqu'à 10 GHz.

Pour la stripline : La même paire est acheminée sur la couche 3, avec des plans au sol sur les couches 2 et 4. La distance diélectrique pour chaque plan est de 5 mil (core). L'impédance simulée est de 100 ↓ ± 3%, le crosstalk est de -35 dB, et le rayonnement tombe à 25 dBμV/m. La configuration de la stripline surpasse clairement les microstrips, mais au prix de vias supplémentaires et réduit l'accessibilité.

Dans ce cas, le concepteur choisit la ligne de stripline pour la couche intérieure, mais ajoute quelques points de test sur la surface pour le débogage. Ce compromis assure l'intégrité du signal tout en maintenant la testabilité.

Sujets avancés : Stackups hybrides et Stubs Via

Accumulations hybrides

Certaines conceptions utilisent une approche hybride où les couches extérieures sont microstrip mais avec un plan de terre supplémentaire sur la couche suivante. Par exemple, dans une planche de 6 couches, les couches 1 et 6 sont des signaux, les couches 2 et 5 sont des signaux de terre, et les couches 3 et 4 sont des signaux de puissance et des signaux supplémentaires.

Atténuation de la stub

Lorsque les signaux passent de couches de surface à couches intérieures, les vias de trous créent des goujons (la partie inutilisée du viabaron qui s'étend au-delà de la couche cible). Ces goujons agissent comme des structures résonantes, provoquant des encoches dans la réponse de fréquence. Pour les signaux sur les couches extérieures, le goujon est la totalité de la longueur; pour les couches intérieures, les goujons sont plus courts mais posent encore des problèmes.

Incidences sur la fabrication et les coûts

Le choix de la couche de surface influe sur le coût de fabrication des BPC. Les empilements avec de nombreuses couches internes (configurations de striplines) nécessitent plus de couches, une laminage de précision plus élevée et éventuellement un forage en arrière.

Les ingénieurs doivent équilibrer les besoins en matière d'intégrité des signaux avec le budget et le calendrier. Une approche commune consiste à utiliser une carte à quatre couches avec microstrip externe pour les signaux moins critiques et la ligne de bande intérieure pour les bus les plus rapides.

En outre, le choix de la finition de surface (par exemple, ENIG, HASL, OSP) affecte la perte de signal à haute fréquence. ENIG (Electroless Nickel Immersion Gold) a une meilleure conductivité et une perte d'insertion plus faible que HASL (Hot Air Solder Leveling) mais coûte plus cher.

Conclusion

Le placement de couches de surface dans un empilement de BPC a un impact direct sur l'intégrité du signal par le contrôle de l'impédance, le blindage EMI, la gestion du courant de retour et la suppression des intersections. Bien que le routage des microstrips de couches externes offre un accès facile et un coût moindre, les configurations de bandes internes de couches offrent des performances électriques supérieures pour les conceptions à grande vitesse.

En comprenant les implications électromagnétiques du placement des couches, en tirant parti des outils de simulation et en collaborant avec les fabricants de BPC, les ingénieurs peuvent concevoir des panneaux robustes et performants qui répondent aux exigences strictes en matière d'intégrité des signaux.

Pour plus de renseignements sur la conception et l'intégrité du signal des PCB, veuillez consulter Signal Integrity Journal[ et PCB Design 007. Des lignes directrices pratiques sur l'optimisation du cumul des couches peuvent également être trouvées dans les documents Altium et normes du CIP.