Pourquoi IEEE 1801 compte pour la conception FPGA de faible puissance dans les appareils mobiles

Les appareils mobiles sont devenus la principale plateforme informatique pour des milliards d'utilisateurs dans le monde. Des smartphones et tablettes aux appareils portables et aux terminaux IoT, ces appareils exigent un équilibre délicat entre performance et efficacité de la puissance. Les cartes de porte programmables sur le terrain (FPGA) se retrouvent de plus en plus dans les conceptions mobiles, offrant une logique reconfigurable qui peut accélérer des charges de travail spécifiques tout en maintenant la flexibilité pour des normes en évolution. Cependant, la flexibilité même qui rend les FPGA attrayants introduit également des défis importants en matière de gestion de la puissance.Sans une approche normalisée de la spécification de l'intention de puissance, les concepteurs risquent d'incohérences en matière de comportement de puissance, d'opportunités d'optimisation manquées et de cycles de vérification prolongés.

Comprendre l'IEEE 1801 et le format de puissance unifié

L'IEEE 1801 a été ratifié en 2009 et a subi plusieurs révisions, l'IEEE 1801-2018 étant la version la plus récente largement adoptée. La norme définit une syntaxe et une sémantique pour spécifier l'intention de puissance d'un design électronique. L'intention de puissance se réfère aux objectifs et aux contraintes du concepteur concernant la façon dont la puissance est distribuée, contrôlée et gérée dans différentes parties d'une puce ou d'un système.

Dans chaque domaine de puissance, les concepteurs peuvent spécifier les niveaux de tension, les états de puissance (comme ON, OFF ou RETENTION), et les cellules de gestion de puissance comme les décalages de niveau, les cellules d'isolement et les registres de rétention. La norme prend également en charge la spécification des tables d'état de puissance, qui définissent des combinaisons valides d'états de puissance dans plusieurs domaines, et les commutateurs de puissance qui contrôlent la fourniture de puissance à des régions spécifiques de la conception. En captant ces informations dans un format normalisé, IEEE 1801 permet aux outils EDA d'effectuer la synthèse, le placement, le routage et la vérification automatisés de l'alimentation.

Pour les concepteurs de FPGA, IEEE 1801 est particulièrement utile car les FPGA ont souvent des architectures de puissance hétérogènes avec des rails de tension multiples, des capacités d'échelle de tension dynamique et des structures de gage de puissance complexes. La norme fournit un langage commun pour décrire ces architectures, facilitant la collaboration entre les équipes de conception, les fournisseurs d'IP et les fournisseurs d'EDA.

Le rôle croissant des FPGA dans les appareils mobiles

Les FPGA modernes offrent un tissu logique programmable, des sous-systèmes de traitement durci et des émetteurs-récepteurs à grande vitesse, tous dans des budgets de puissance compatibles avec les appareils mobiles et alimentés par batterie. Les applications telles que le traitement vidéo en temps réel, l'inférence d'IA au bord, la manipulation du protocole de communication sans fil et la fusion des données de capteur tirent de plus en plus parti des FPGA pour leur capacité à fournir des performances accélérées du matériel sans les coûts d'ingénierie non récurrents des ASIC personnalisés.

Dans les appareils mobiles, les FPGA sont souvent utilisés comme coprocesseurs ou accélérateurs qui gèrent des charges de travail spécifiques plus efficacement qu'un processeur ou un GPU à usage général. Par exemple, un FPGA peut être configuré pour effectuer une inférence réseau neuronal avec une consommation de latence et d'énergie nettement plus faible que dans une approche logicielle. De même, les FPGA peuvent mettre en place des pipelines de traitement de signaux personnalisés pour les données audio, image ou capteur, réduisant la charge sur le processeur d'application principal et allongeant la durée de vie de la batterie.

Malgré ces avantages, l'intégration d'un FPGA dans un appareil mobile présente des défis uniques en matière de gestion de la puissance. Les appareils mobiles ont des enveloppes thermiques strictes, une capacité limitée de la batterie et des exigences de fiabilité rigoureuses. Un FPGA qui consomme une puissance inutile au ralenti, ou qui subit des traînées de tension pendant les transitions dynamiques, peut compromettre toute l'expérience utilisateur.

Défis de faible puissance dans la conception FPGA pour les appareils mobiles

La conception de FPGA de faible puissance pour les appareils mobiles implique la navigation d'un espace de compromis complexe. D'une part, les concepteurs doivent maximiser les performances par watt pour fournir la réactivité et les capacités auxquelles les utilisateurs s'attendent. D'autre part, ils doivent minimiser la consommation d'énergie pour prolonger la durée de vie de la batterie et éviter le throttling thermique.

Challenge 1: Domaines de puissance hétérogènes. Les FPGA modernes contiennent plusieurs domaines de puissance, chacun pouvant fonctionner à différents niveaux de tension et être activé ou éteint indépendamment. La gestion de ces domaines nécessite une spécification précise des états de puissance, des niveaux de tension et des séquençages de puissance.

Challenge 2: Dynamic Power Management. Les appareils mobiles sont souvent en transition entre les états actifs, inactifs et dormants. Un FPGA doit pouvoir basculer rapidement et efficacement entre ces états, en conservant les valeurs de registre lorsque cela est nécessaire et en rétablissant la fonctionnalité sans délai.

Challenge 3: Complexité de vérification. Les conceptions de faible puissance introduisent de nouveaux modes de défaillance qui ne sont pas saisis par la vérification fonctionnelle traditionnelle. Des problèmes tels que le séquençage de puissance incorrect, les décalages de niveau manquants ou les chemins de courant non intentionnels peuvent causer des défaillances fonctionnelles ou même des dommages physiques.

Challenge 4: Portabilité des outils et réutilisation des IP Les équipes de conception de FPGA utilisent souvent un mélange d'outils EDA de différents fournisseurs. Sans un format de puissance standard, la spécification de l'intention de puissance pour une chaîne d'outils ne garantit pas que la même intention sera correctement interprétée par un autre outil.

L'IEEE 1801 répond directement à ces défis en fournissant un format d'analyse de l'intention de puissance unifié et agnostique. En adoptant cette norme, les concepteurs peuvent s'assurer que leurs stratégies de gestion de l'énergie sont appliquées de façon cohérente dans tout le flux de conception, de la simulation RTL à la mise en œuvre physique.

Principaux avantages de l'IEEE 1801 pour la conception FPGA de faible puissance

Gestion de domaine de puissance

L'IEEE 1801 permet aux concepteurs de définir clairement les domaines de puissance dans le cadre d'un modèle FPGA. Chaque domaine peut être assigné à une alimentation spécifique, et la norme prend en charge la spécification des commutateurs de puissance qui contrôlent lorsque la puissance est fournie à chaque domaine. Cela permet de gérer la puissance sélective, où les blocs logiques sont complètement alimentés pour éliminer le courant de fuite.

Estimation et analyse précises de la puissance

L'IEEE 1801 facilite cette mesure en fournissant un cadre cohérent pour la modélisation des états de puissance et de leurs courants associés. Les outils EDA peuvent simuler le comportement de puissance de la conception dans différentes conditions de fonctionnement, permettant aux concepteurs d'identifier les points chauds de puissance, d'optimiser les niveaux de tension et de valider les stratégies de gestion de puissance avant la fabrication. Cela réduit le risque de redessiner coûteuse et garantit que le produit final respecte ses objectifs de puissance.

Cohérence de conception et transférabilité des outils

Un fichier UPF créé pendant la phase architecturale peut être utilisé tout au long du flux de conception, de la simulation RTL à la synthèse, au lieu et à la route, et à la vérification finale. Cela élimine la nécessité de re-préciser manuellement l'intention de puissance pour chaque outil, réduisant ainsi le risque d'erreurs et économisant du temps d'ingénierie. De plus, comme UPF est une norme industrielle, les blocs IP qui viennent avec l'intention de puissance UPF peuvent facilement être intégrés dans des conceptions plus grandes, indépendamment de la chaîne d'outils EDA. Cette portabilité est particulièrement utile pour les conceptions d'appareils mobiles qui intègrent l'IP tiers de plusieurs fournisseurs.

Fiabilité et gestion thermique améliorées

La gestion de l'énergie a une incidence directe sur la fiabilité et le comportement thermique des appareils mobiles. La consommation excessive d'énergie entraîne une augmentation des températures de fonctionnement, qui peuvent accélérer l'électromigration, réduire la durée de vie des batteries et causer des étranglements thermiques qui dégradent les performances. IEEE 1801 permet aux concepteurs de mettre en œuvre des stratégies de gestion thermique avancées en spécifiant des états de puissance qui réduisent la consommation d'énergie lorsque les seuils de température sont dépassés.

Mise en œuvre pratique de l'IEEE 1801 dans le flux de conception de la FPGA

Spécification de l'intention de puissance

La première étape de la mise en œuvre de l'IEEE 1801 dans un flux de conception FPGA est de créer un fichier UPF qui capte l'intention de puissance. Ce fichier est généralement écrit en même temps que le code RTL et évolue à mesure que la conception mûrit. Les éléments clés d'un fichier UPF comprennent des définitions de domaine de puissance, des spécifications de réseau d'alimentation, des tables d'état de puissance et des contraintes pour les changements de niveau, les cellules d'isolement et les registres de rétention.

Simulation et vérification

Une fois que l'intention de puissance est saisie dans UPF, la prochaine étape est de vérifier que la conception se comporte correctement sous tous les états de puissance. Les outils de simulation Power-Aware peuvent lire le fichier UPF et appliquer les transitions d'état de puissance spécifiées pendant la simulation. Cela permet aux concepteurs de vérifier que les cellules d'isolement sont activées lorsque les domaines sont activés, que les registres de rétention conservent leurs valeurs correctement, et que le séquençage de puissance répond aux exigences de synchronisation.

Synthèse et mise en œuvre

Lors de la synthèse et de l'implémentation physique, les outils EDA utilisent le fichier UPF pour guider l'optimisation de la puissance. L'outil de synthèse peut insérer des décalages de niveau, des cellules d'isolement et des registres de rétention automatiquement basés sur les spécifications UPF. Pendant la localisation et la route, l'outil peut attribuer des domaines de puissance aux régions physiques du FPGA et diriger les réseaux de distribution de puissance de manière appropriée.

Impact sur la performance et l'expérience des appareils mobiles

Durée de vie prolongée de la batterie

En spécifiant avec précision les domaines de puissance et en mettant en œuvre des systèmes de puissance efficaces, les concepteurs peuvent s'assurer que le FPGA consomme une puissance minimale lorsqu'il ne traite pas activement les données. Pour les appareils mobiles qui passent une partie importante de leur temps en veille ou en ralenti, cela peut se traduire par des heures ou même des jours de vie supplémentaire de la batterie.

Amélioration de l'efficacité thermique

La réduction de la consommation d'énergie se traduit directement par une production de chaleur plus faible. Les appareils mobiles utilisent un refroidissement passif et des mécanismes de gestion thermique limités, de sorte que la réduction de la puissance thermique est essentielle pour maintenir les performances de pointe. En utilisant IEEE 1801 pour mettre en œuvre une tension dynamique et une échelle de fréquence et une grille d'alimentation, les concepteurs peuvent maintenir le FPGA dans leur budget thermique même sous de lourdes charges de travail.

Facteurs de forme de limmer

Les contraintes thermiques et électriques dictent souvent la conception physique des appareils mobiles. Un appareil qui génère moins de chaleur peut utiliser un châssis plus mince et nécessite moins de matériel de gestion thermique encombrant. En optimisant la consommation d'énergie grâce à la conception conforme à l'IEEE 1801, les ingénieurs peuvent aider les équipes de produits à créer des appareils plus minces, plus légers et plus esthétiques sans sacrifier les performances.

Tendances et normes futures

La norme IEEE 1801 continue d'évoluer pour répondre aux nouveaux défis de la conception de faible puissance. Les versions les plus récentes ont ajouté un support pour les technologies de pointe telles que les circuits intégrés tridimensionnels (3D-IC), les systèmes multi-die et l'intégration hétérogène.Pour les appareils mobiles qui dépendent de plus en plus d'architectures système-en-emballage (SiP) et de pucelettes, ces extensions sont très pertinentes.

Dans le domaine FPGA, les fournisseurs fournissent un meilleur support à UPF dans leurs outils de conception. Par exemple, Xilinx Vivado et Intel Quartus Prime offrent tous deux des fonctionnalités d'optimisation de la puissance qui peuvent être guidées par les contraintes UPF. Comme le marché mobile pousse à une efficacité énergétique encore plus élevée, l'adoption de l'IEEE 1801 devrait croître, en particulier pour les cas d'utilisation avancée tels que le traitement de la bande de base 5G, l'inférence AI à la limite et des implémentations sécurisées enclaves.

Meilleures pratiques pour la mise en œuvre de l'IEEE 1801 dans les conceptions FPGA

Pour les équipes qui cherchent à adopter l'IEEE 1801 dans leur flux de conception FPGA, plusieurs pratiques exemplaires peuvent contribuer à assurer le succès. D'abord, commencez tôt par définir l'intention de puissance au niveau architectural plutôt que de la moderniser après que le RTL est terminé. Cela permet de mettre en place des stratégies de gestion de l'énergie pour influencer les décisions de microarchitecture, ce qui conduit à des conceptions plus efficaces. Deuxièmement, investissez dès le départ dans la simulation et la vérification de l'utilisation de l'électricité. Le captage des bogues liés à l'énergie permet d'économiser du temps et réduit le risque de recoupements coûteux. Troisièmement, travaillez en étroite collaboration avec le fournisseur FPGA pour comprendre les capacités de puissance spécifiques de l'appareil cible et s'assurer que la spécification UPF est compatible avec ces capacités. Quatrièmement, conservez une documentation claire de l'intention de puissance et de son rapport avec le comportement fonctionnel.

Conclusion

En fournissant un format d'analyse unifié pour spécifier l'intention de puissance, il permet aux concepteurs de mettre en œuvre des stratégies sophistiquées de gestion de l'énergie qui prolongent la durée de vie de la batterie, réduisent la production de chaleur et améliorent la fiabilité. À mesure que les FPGA deviennent plus répandus dans les applications mobiles, l'importance de la spécification normalisée de l'intention de puissance ne fera que croître. Les ingénieurs qui embrassent l'IEEE 1801 et l'intègrent dans leurs flux de conception seront mieux équipés pour fournir les solutions écoénergétiques et performantes que le marché mobile exige. La norme non seulement répond aux défis des conceptions actuelles, mais fournit également une base aux techniques avancées de gestion de l'énergie qui vont conduire demain les innovations mobiles.