Comme l'industrie des semi-conducteurs poursuit sans relâche des dimensions transistors toujours plus petites conformément à la loi de Moore, un effet mécanique quantique auparavant négligeable est devenu un facteur dominant dans la performance et la fiabilité des appareils. Le tunnelage quantique, phénomène où les particules passent par des barrières énergétiques qui seraient interdites par la physique classique, régit maintenant les courants de fuite, la consommation d'énergie et les limites fondamentales de la miniaturisation.

La physique du tunnel quantique

Dans la mécanique classique, un électron avec de l'énergie E rencontre une barrière potentielle de hauteur V0 > E ne peut pas traverser la barrière; elle est réfléchie. Cependant, dans le domaine quantique, l'électron est décrit par une fonction d'onde qui s'étend à l'intérieur et à travers la barrière. Il y a une probabilité finie que l'électron apparaîtra de l'autre côté, en tunnelant efficacement. La probabilité de tunnelage diminue exponentiellement avec la largeur de la barrière et avec la racine carrée du produit de la hauteur de barrière et de la masse efficace des électrons. Cette sensibilité exponentielle signifie que même de petites réductions de l'épaisseur de l'oxyde de porte ou de la longueur du canal augmentent considérablement les courants de tunnel.

La base mathématique du tunnelage dans les dispositifs semi-conducteurs est souvent décrite à l'aide de l'approximation Wentzel-Kramers-Brillouin (WKB). Pour une barrière rectangulaire unidimensionnelle, le coefficient de transmission T est approximativement:

T ------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

où m* est la masse efficace, V(x) le profil potentiel et -- la constante Planck réduite. Cette relation met en évidence pourquoi les diélectriques à haute k et les oxydes physiques plus épais peuvent supprimer le tunnelage : ils augmentent la hauteur et la largeur de la barrière efficace. La réalité des dispositifs ultra-échelle est plus complexe en raison de la flexion de bande, de la quantisation dans le canal et des effets multidimensionnels, mais le principe de base demeure : le tunnelage est une fonction exponentielle de l'échelle.

Contexte historique

Le tunnelage quantique a été observé pour la première fois dans les années 1920 dans le contexte de la désintégration alpha et a ensuite été appliqué aux jonctions semi-conducteurs dans la diode tunnel (Leo Esaki, 1957). Comme les dimensions des transistors se sont réduites en dessous de 100 nm à la fin des années 1990, le tunnelage à oxyde de porte est devenu une préoccupation majeure.

Impact sur les dispositifs semi-conducteurs ultra-calés

Le tunnelage quantique affecte pratiquement tous les aspects de l'exploitation moderne des transistors, de la consommation d'énergie statique à la performance dynamique.

Courants de fuite et de creusement des tunnels à oxyde de porte

Dans les MOSFET planaires traditionnels, l'épaisseur de l'oxyde de silicium a été fortement réduite pour améliorer le contrôle de la porte et le courant de conduite. Cependant, en dessous de 2 nm, le tunnel direct à travers l'oxyde devient significatif. Ce courant de fuite de la porte2], même lorsque le transistor est censé être éteint, augmente la dissipation statique de la puissance. Dans les nœuds avancés, des diélectriques à haute k (p. ex., HfO2]) avec une couche physique plus épaisse mais une épaisseur électrique équivalente ont été adoptées pour réduire le tunnelage de la porte.

Les courants de fuite dus au tunnelage ne se limitent pas aux transistors logiques. Dans la mémoire Flash, les couches de stockage de charge dépendent du tunnelage pour les opérations de programme/effacement, mais les fuites indésirables peuvent causer une perte de rétention.

Effets de la circulation à courte distance et dégradation des performances

Le tunnelage exacerbe les effets de court-canal (SCE), en particulier l'abaissement de barrière induit par le drainage (DIBL)[ et l'arrêt de la tension de seuil[. Dans un canal court, le potentiel de drainage peut abaisser la barrière source-canal, permettant aux transporteurs d'être injectés même lorsque la tension de la porte est inférieure au seuil. Ce phénomène est renforcé par le tunnel source-canal, qui fournit un chemin de fuite supplémentaire indépendant de la commande de barrière.

Consommation d'énergie et gestion thermique

Pour les processeurs à haute performance, la puissance de fuite peut représenter 30 à 50% de la puissance totale des puces. Cette chaleur résiduelle doit être dissipée, ce qui augmente les limites de puissance thermique de calcul (TDP) et les coûts de refroidissement. Dans les appareils mobiles et IoT, la durée de vie de la batterie est directement affectée. Pour atténuer cette situation, les concepteurs utilisent des techniques telles que power gating[ (en utilisant des transistors de sommeil pour couper les blocs de ralenti) et ]multi-shold CMOS (en utilisant des transistors à haute tension pour les chemins à faible débit).

Préoccupations relatives à la fiabilité

Le tunnelage contribue à plusieurs mécanismes d'usure. L'instabilité de la température de la BTI (] — à la fois négative (NBTI) et positive (PBTI) — est accélérée par le tunnelage des porte-fourgonnettes dans le diélectrique de la porte, créant des pièges qui déplacent la tension seuil au fil du temps. La dégradation diélectrique dépendante du temps (TDDB) résulte de la génération cumulative de défauts dans l'oxyde, conduisant éventuellement à un cheminement conducteur.

Stratégies techniques pour atténuer les effets du tunnel

Plutôt que d'accepter les limites imposées par le tunnelage, l'industrie des semi-conducteurs a mis au point une riche trousse de matériaux, d'architectures de dispositifs et de techniques de conception pour en éliminer les conséquences indésirables.

Innovation matérielle

Les diélectriques à haute valeur (p. ex., dioxyde de hafnium, HfO2) ont une constante diélectrique 4 à 5 fois supérieure à SiO2], permettant une porte plus épaisse, diélectrique tout en maintenant la même capacité (épaisseur équivalente de l'oxyde, EOT). Cette couche plus épaisse réduit de façon exponentielle le tunnelage des portes. De plus, les portes métalliques (p. ex. TiN, TaN) remplacent le polysilicon pour éliminer les effets de poly-dépletion et améliorer encore le contrôle des portes.

Une autre frontière matérielle est l'introduction de 2D[comme le graphène et les dichalcogenides métalliques de transition (par exemple, MoS2]. Leur nature atomiquement mince présente un nouvel ensemble de défis et d'opportunités de tunnelage. Par exemple, MoS[2 a un bandgap direct et une masse moyenne efficace, ce qui permet potentiellement une échelle ultime de canal avec des effets réduits sur les canaux courts.

Changements d'architecture des périphériques

La stratégie d'atténuation la plus efficace a peut-être été la transition des transistors planaires vers des architectures tridimensionnelles. FinFETs, introduite au nœud de 22 nm (Intel, 2011), entoure le canal de trois côtés de la porte, offrant un meilleur contrôle électrostatique et réduisant les fuites de source vers le drain. La géométrie des nageoires fines limite également la section transversale disponible pour les voies de tunnel. Gate-all-round (GAA) FETs[, également appelé transistors nanofil ou nanofeuille, étend ce concept en en en enveloppant complètement la porte autour du canal. Les dispositifs GAA permettent de contrôler au mieux les effets des canaux courts et peuvent réduire le balancement subsiste près de la limite de 60 mV/décennie. Toutefois, même ces architectures feront éventuellement face à des limites de tunnel aux nœuds subsubsommables. Silicon-on-isolator (SOI)] utilise

Techniques de processus et de conception

Au niveau du circuit, les concepteurs utilisent diverses techniques. ]Le dopage au halo[ (implants de poche) crée une concentration de dopage plus élevée près de la source et du drain, réduisant la largeur de la barrière aux bords et supprimant ainsi le tunnelage source-drain. L'ingénierie de train[ dans le canal modifie la structure de la bande pour augmenter la masse du transporteur dans la direction de transport, ce qui réduit la probabilité de tunnelage. En outre, attention l'échelle de dioxyde avec des diélectriques à haute k et l'ingénierie d'interface[ (p. ex., formant un mince SiO2]la couche interfaciale sous HfO]]2) peut réduire le turnissage au piège, les dispositifs de mémoire,

Au-delà de la répression : exploiter le tunnel pour les nouveaux dispositifs

Bien que le tunnelage soit souvent considéré comme un facteur limitant, il permet également plusieurs concepts prometteurs de nouveaux appareils qui pourraient étendre la loi de Moore ou offrir des fonctionnalités entièrement nouvelles.

Transistors à effet de champ (TFET)

Les TFET exploitent le tunnel bande-bande au lieu de l'émission thermionique pour le basculement. Parce que le tunnel est un filtre à énergie forte, les TFET peuvent réaliser des oscillations sous-seuils inférieures à 60 mV/décennie à température ambiante, ce qui peut permettre un fonctionnement ultra-faible. Le défi consiste à atteindre un courant élevé tout en maintenant une pente subseuille raide. Les TFET utilisent des jonctions p‐i‐n avec des hétérostructures (p. ex., matériaux Si‐SiGe, III‐V) pour augmenter la probabilité de tunnelage.

Les FET de capacité négatives (NC-FET)

Un autre dispositif émergent utilise un matériau ferroélectrique dans la pile de porte, créant un effet de capacitance négatif qui amplifie le potentiel de surface. Cela peut réduire le basculement sous-seuil inférieur à 60 mV/décennie sans compter sur le tunnelage pour le changement. Cependant, la couche ferroélectrique elle-même peut être soumise à des fuites de tunnel si trop mince.

Transistors à point et à simple électrons

À la limite ultime de l'échelle, , des points quantiques, des îles de taille nanométrique, peuvent piéger des électrons simples, permettant aux transistors qui fonctionnent avec seulement quelques électrons. Le tunnelage est le mécanisme par lequel les électrons entrent et sortent du point. Ces dispositifs sont extrêmement sensibles et peuvent être utilisés pour des mémoires ultradenses ou une logique quantique. Cependant, ils nécessitent une opération cryogénique pour supprimer les fluctuations thermiques, limitant leur praticabilité actuelle. Les transistors mono-électrons (SET) sont également limités en application.

Exploiter le tunnel dans les technologies de mémoire

La mémoire flash est l'exemple classique de l'exploitation du tunnel : tunnel d'électrons à travers un oxyde fin pour stocker la charge dans une porte flottante. À mesure que le turnissage se poursuit, le turnissage est utilisé dans les architectures 3D NAND, où les couches de pièges de charge et les canaux polysilicon remplacent les portes flottantes traditionnelles.

Perspectives d'avenir et la route à suivre

L'industrie des semi-conducteurs approche des limites physiques fondamentales où domine le tunnel quantique. L'intégration hétérogénique de différents matériaux de canal (p. ex. Si pour le type n, SiGe ou Ge pour le type p) peut optimiser l'équilibre entre mobilité et tunnel. Les FET complémentaires (CFET) empilent les dispositifs de type n et p verticalement, réduisant davantage la zone mais introduisant de nouveaux chemins de tunnel par de minces inter-dispositifs.

Sur le front des matériaux, 2D semiconducteurs comme monocouche MoS[2 offrent une finesse ultime des canaux (=0,65 nm) qui réduit considérablement les effets des canaux courts, mais ils font aussi face à un tunnelage sévère aux contacts et par des diélectriques de porte. L'intégration des diélectriques à haute-κ sur des matériaux 2D reste un défi de recherche majeur.

Le rôle du tunnelage dans la fiabilité deviendra encore plus critique à mesure que les appareils approcheront des dimensions atomiques. Par exemple, à 3 nm de noeud, l'oxyde de porte peut être seulement trois à quatre couches atomiques d'épaisseur, ce qui le rend vulnérable aux événements de panne stochastiques.

On peut aussi s'attendre à ce que le tunneling joue un double rôle dans l'informatique quantique. Les qubits de spin semiconducteurs, par exemple, utilisent des points quantiques où le tunneling entre les points médiateurs échanges d'interactions.

En résumé, le tunnelage quantique n'est plus une curiosité théorique, c'est la contrainte physique dominante dans les dispositifs semi-conducteurs ultra-échelle. Grâce à la science des matériaux ingénieuse, à l'ingénierie des dispositifs et à la conception de circuits, l'industrie a jusqu'à présent réussi à garder le tunnel sous contrôle, permettant une échelle exponentielle pour continuer pendant des décennies.

Pour plus de détails, les ressources suivantes fournissent des discussions détaillées sur le tunnelage des dispositifs semi-conducteurs: