Présentation

La communication efficace des données entre plusieurs microcontrôleurs PIC est l'épine dorsale de nombreux systèmes embarqués, permettant un traitement distribué, la fusion des capteurs et une action coordonnée. Que vous construisiez un moniteur environnemental multinoeud, un système de contrôle robotique ou un contrôleur industriel en réseau, la capacité d'échanger des données fiables entre les appareils PIC affecte directement la performance et l'évolutivité du système. Cet article offre une exploration approfondie des trois protocoles de communication les plus courants – UART, I2C et SPI – ainsi que des stratégies de mise en oeuvre avancées, des techniques de gestion des erreurs et des conseils pratiques de débogage.

Communication en série via UART

Configuration et configuration du matériel

Le récepteur/transmetteur universel asynchrone (UART) est la méthode la plus simple et la plus utilisée pour la communication point à point entre deux microcontrôleurs PIC. Il ne nécessite que deux fils – transmission (TX) et réception (RX) – plus un terrain commun. Les deux appareils doivent être configurés avec un taux de baud, des bits de données, la parité et des bits d'arrêt identiques. La plupart des PIC modernes comprennent un module EUSART dédié qui gère le cadrage et le timing. Pour configurer UART, vous devez configurer le générateur de taux de baud, activer le port série, et définir les broches TX/CK et RX/DT comme sorties/entrées numériques. Une référence au sol partagée est obligatoire pour éviter la corruption de signal.

Transmission et réception des données

Dans une transaction UART typique, le PIC transmet un octet dans le registre de transmission (TXREG), qui déplace les bits de manière synchronisée avec l'horloge baud. Le récepteur surveille la broche RX et assemble les bits dans le registre de réception (RCREG). Le sondage des drapeaux appropriés ou l'activation des interruptions vous permet de gérer les données à son arrivée. Par exemple, pour envoyer une chaîne, vous écrivez chaque octet dans une boucle en vérifiant que le registre de transfert est vide. Du côté de la réception, vous pouvez utiliser une routine de service d'interruption (ISR) pour lire les octets entrants dans un tampon de bague, empêchant ainsi la perte de données sous un débit élevé.

UART Interrupt pour les systèmes en temps réel

Pour les systèmes de production, utilisez les drapeaux d'interruption EUSART : TXIF (transmettre le tampon vide) et RCIF (réception du tampon plein). Configurez la priorité d'interruption périphérique correctement. Un ISR de réception typique doit lire RCREG dans un tampon logiciel et effacer le drapeau d'interruption. Pour la transmission, activez l'interruption TXIF uniquement lorsque les données sont prêtes à envoyer, et désactivez-le après le dernier octet pour éviter les interruptions fallacieuses. Cette approche maintient la boucle principale libre pour d'autres tâches et fournit des temps de réponse déterministes.

Communication entre circuits intégrés (I2C)

I2C Bases de bus et adresse

I2C utilise deux lignes bidirectionnelles de drain ouvert : SDA (data) et SCL (horloge). Elle prend en charge plusieurs maîtres et jusqu'à 127 esclaves sur un seul bus. Chaque esclave a une adresse unique de 7 bits ou 10 bits. La communication commence toujours par une condition de départ (SDA tombant alors que SCL est élevé), suivie par l'adresse de l'esclave et un bit de lecture/écriture. L'esclave adressé répond avec un accusé de réception (ACK) ou une non-connaissance (NACK). Les résistances externes (habituellement 4.7 k) sont essentielles; vous pouvez réduire la valeur pour des vitesses plus rapides ou des longueurs plus longues de bus. Le module MSSP sur les microcontrôleurs PIC gère le protocole de bas niveau, mais vous devez toujours définir la fréquence de baud (SCL) appropriée et configurer l'appareil comme maître ou esclave.

Mise en œuvre de Master‐Slave avec MSSP

Pour utiliser I2C sur un PIC, initialisez d'abord le module MSSP en mode maître I2C en écrivant au générateur de taux de baud baud baud bate SSPxADD et aux registres SSPxCON1/2. Le maître lance une transaction en écrivant une condition de démarrage au registre de contrôle, puis en envoyant l'adresse de l'esclave. Les octets de données sont écrits ou lus par SSPxBUF. Chaque octet doit être reconnu par l'esclave; si un NACK est reçu, le maître devrait générer une condition d'arrêt et de réessayer. Du côté de l'esclave, configurer le périphérique avec son adresse unique en utilisant SSPxADD. L'esclave , ISR, vérifie la correspondance d'adresse et gère la réception ou la transmission des octets de données en conséquence.

Arbitrage multi-maîtres et autobus

La capacité multi-master I2C= permet à plusieurs PIC d'amorcer des transferts sans dispute de bus, grâce à l'arbitrage. Lorsque deux masters démarrent en même temps, ils conduisent tous les deux le bus jusqu'à ce qu'on perde l'arbitrage (c'est-à-dire qu'il tente de conduire un haut mais voit un bas sur SDA). Le master perdant libère le bus et les rétries après un retard.

Communication de l'interface périphérique série (SPI)

Modes SPI et configuration de l'horloge

SPI fournit un transfert de données complet duplex et à grande vitesse en utilisant quatre lignes : MOSI (master out, slave in), MISO (master in, slave out), SCK (sérial horloge) et SS (sélection d'esclave). Le maître contrôle l'horloge et sélectionne à qui l'esclave doit parler en tirant sa ligne SS bas. Quatre modes d'horloge (0, 1, 2, 3) définissent la polarité et la phase de SCK par rapport aux données; les deux appareils doivent utiliser le même mode. En mode 0, SCK ralentit bas et les données sont échantillonnées sur le bord montant. Sur les microcontrôleurs PIC, configurer le MSSP ou le module SPI dédié via des registres comme SSPxSTAT, SSPxCON1 et SSPxADD. Le taux de baud peut être très élevé – souvent plusieurs MHz – ce qui rend SPI idéal pour le streaming des données de capteur ou un accès rapide à la mémoire.

Gestion de sélection des esclaves

Chaque esclave nécessite une ligne SS dédiée du maître. Du côté esclave, la broche SS doit être configurée comme une entrée; quand elle est basse, le module SPI esclave est activé. Dans les systèmes multi-esclaves, le maître conduit la broche SS de l'esclave cible bas tout en gardant tous les autres haut. Assurez-vous que toutes les broches MISO d'esclaves non sélectionnés sont dans un état de haute impossibilité (ou les tirer haut via des résistances) pour éviter la dispute de bus.

Échange de données Full-Duplex

SPI transmet et reçoit simultanément : chaque impulsion d'horloge principale déplace un bit de MOSI et un bit dans MISO. Cela signifie que le maître et l'esclave doivent être prêts à envoyer un octet chaque fois qu'ils en reçoivent un. Si l'esclave n'a besoin que d'envoyer des données, le maître peut envoyer des octets fictifs (par exemple 0x00) pour générer les cycles d'horloge requis. En pratique, vous pouvez implémenter une transaction simple en écrivant au registre de données SPI (SSPxBUF) et en attendant le drapeau complet du transfert.

Considérations avancées en matière de communication

Détection et retransmission des erreurs

Pour les liaisons critiques, ajoutez un somme de contrôle légère, comme une somme XOR simple ou une CRC 16 bits, après la charge utile. Le récepteur calcule le somme de contrôle et le compare; s'il est mal assorti, il envoie un NAK et l'émetteur retriess jusqu'à un nombre configurable de tentatives. En I2C, le mécanisme intégré ACK/NACK permet de détecter les erreurs de base au niveau de l'octet, mais des somme de contrôle au niveau du paquet sont toujours recommandées. Pour UART, vous pouvez mettre en œuvre une poignée de main personnalisée: après chaque paquet, l'émetteur attend un octet ACK avant d'envoyer le prochain.

Contrôle de la consommation de données et du débit

Lorsque les données arrivent plus rapidement que l'application ne peut les traiter, un tampon empêche la perte. Un tampon circulaire en RAM est la solution standard pour les récepteurs UART et SPI. L'ISR écrit les octets entrants sur la queue du tampon, et la boucle principale lit depuis la tête. Pour I2C, le module MSSP comprend un tampon matériel pour quelques octets, mais vous pouvez avoir besoin d'implémenter un tampon logiciel plus grand pour les transferts multioctets.

Gestion de l'énergie et communication de réveil

Les systèmes alimentés par batterie doivent conserver l'énergie. De nombreux microcontrôleurs PIC peuvent entrer dans les modes de sommeil de faible puissance et se réveiller sur une interruption externe d'une ligne UART, I2C ou SPI. Pour UART, connectez la broche RX à une broche d'interruption sur changement; quand un bit de démarrage arrive, le périphérique réveille et traite l'octet. Les esclaves I2C peuvent être configurés pour générer une interruption sur l'adresse même pendant le sommeil, permettant au maître de réveiller un nœud endormi. Les esclaves SPI ont généralement besoin de la ligne SS pour être attachés à une broche d'interruption.

Conseils pratiques pour la mise en œuvre

Choix du protocole approprié

La sélection de UART, I2C ou SPI dépend de vos exigences spécifiques :

  • UART est le meilleur pour les liaisons point à point simples et longues (avec des pilotes de ligne) lorsque seulement deux appareils doivent communiquer.
  • I2C excelle dans la connexion de plusieurs périphériques (p. ex. capteurs, EEPROMs) sur un bus court avec des broches minimales.
  • SPI offre le débit de données le plus rapide et le plus duplex, idéal pour la diffusion audio, les cartes SD ou les CDA rapides.

Toujours correspondre au protocole au débit de données et à la distance requise. Par exemple, la capacité de bus I2C limite la longueur des câbles; utiliser SPI avec signalisation différentielle (par exemple RS‐422) pour les plus longues durées.

Déboguer avec les analyseurs logiques

Un analyseur logique est l'outil le plus efficace pour déboger la communication entre les PCI. Capturez les lignes TX/RX, SDA/SCL ou MOSI/MISO/SCK/SS lors de l'exécution de votre micrologiciel. Cherchez des conditions de démarrage/arrêt correctes, des octets d'adresses appropriés et des violations de chronométrage.

Modularité et essais du firmware

Écrire des modules de pilote séparés pour chaque interface de communication, avec des API bien définies pour l'envoi et la réception des paquets. Tester chaque pilote isolément à l'aide d'un câble de boucle (connecter TX à RX pour UART, ou filer deux PIC ensemble). Accroître progressivement la complexité des tests : commencer par des transferts d'octets simples, puis des paquets multioctets, puis ajouter une injection d'erreur (p. ex. bruit de ligne via un bouton). Maintenir un projet contrôlé par version et enregistrer des documents pour chaque configuration de protocole. Cette modularité simplifie le portage à différentes familles de PIC (p. ex. PIC16 à PIC24).

Meilleures pratiques pour une communication robuste

  • Rail commun:[ Toujours connecter tous les motifs ensemble; les différences de référence de signal causent la corruption de données et même des dommages matériels.
  • Résistances à arracher:[ Les bus I2C nécessitent des tractions externes; pour les SPI, les lignes MISO inutilisées doivent être tirées haut ou triphasé.
  • Parity and checksums:[ Utilisez les bits de parité sur UART pour la détection d'erreurs monobit; ajoutez un CRC de paquet pour une meilleure protection.
  • Sous-maintenance:[ Mettre en place des tampons circulaires avec une profondeur suffisante pour les éclatements de trafic prévus.
  • Priorisation intermittente :[ Assigner une priorité plus élevée à la communication temporelle (p. ex., SPI pour le contrôle en temps réel) et à l'UART de faible taux.
  • Débonce pour le réveil:[ Si vous utilisez des modes de sommeil, assurez-vous que la source de réveil est stable (p. ex., débonfler la logique de colle RSS ou l'hystérésis logicielle).
  • Test dans des environnements bruyants:[ Utilisez un câble blindé pour des parcours plus longs, ajoutez des perles ferrites et considérez les pilotes de ligne différentielle (RS‐485) pour des conditions extrêmes.
  • documentation claire:[ Documenter le taux de baud, les adresses I2C, le mode SPI et les correspondances de broches pour chaque noeud afin de faciliter le débogage et la maintenance.

Conclusion

La mise en place d'une communication de données robuste entre plusieurs microcontrôleurs PIC nécessite une bonne compréhension des protocoles UART, I2C et SPI, combinée à une conception matérielle et à une ingénierie firmware soignées. En maîtrisant la configuration de chaque interface, en utilisant des transferts interrompus ou basés sur DMA, et en appliquant des techniques de détection d'erreurs et de tampons, vous pouvez construire des systèmes embarqués évolutifs et fiables. Commencez par des liens point à point simples, puis ajoutez progressivement de la complexité à mesure que vous gagnez de la confiance. Pour des plongées plus profondes, consultez Microchip] la documentation officielle pour votre famille PIC spécifique, explorez les spécifications I2C et étudiez les guides de conception de l'IPS.