Table of Contents

Comprendre le rôle des FPGA dans les systèmes sans fil modernes

La demande constante de taux de données plus élevés, de latence plus faible et de connectivité omniprésente est en train de remodeler l'infrastructure sans fil. Les cartes de porte programmables sur le terrain (FPGA) sont devenues une technologie fondamentale, comblant l'écart entre la flexibilité définie par le logiciel et les performances au niveau du matériel. Contrairement aux circuits intégrés spécifiques à l'application (ASIC) à fonction fixe qui sont verrouillés au moment de la conception, ou les processeurs à usage général qui luttent avec la nature parallèle du traitement de couches physiques (PHY), les FPGA offrent une combinaison unique de parallélisme à grain fin et de reconfiguration.

Les protocoles sans fil modernes, de la LTE et du Wi-Fi à la nouvelle radio (NR) 5G et les nouvelles chaînes de traitement 6G, définissent les chaînes complexes de traitement PHY : codage des canaux, cartographie de modulation, précodage multi-sorties (MIMO), génération de multiplexages orthogonaux de fréquences (OFDM) et traitement numérique de l'avant. L'application de ces fonctions dans un logiciel sur un processeur ou un processeur GPU introduit souvent une latence et une consommation d'énergie inacceptables, en particulier pour les stations de base ou les réseaux MIMO massifs.

La valeur des FPGA va au-delà des performances brutes, c'est-à-dire l'adaptabilité. Une plate-forme radio basée sur les FPGA peut être retravaillée pour soutenir une nouvelle version 3GPP, ajouter une forme d'onde non standard pour les applications militaires ou satellitaires, ou basculer entre Wi-Fi 6 et 5G NR-U dans le spectre partagé.

Principaux avantages de la mise en œuvre de l'ACGP

Parallélisme et faible latence déterministe

Le traitement des liaisons radio est intrinsèquement parallèle : des centaines de sous-porteurs dans OFDM, plusieurs couches spatiales dans MIMO et de nombreux blocs de code dans le codage des canaux peuvent être traités indépendamment. Les FPGA excellent à extraire ce parallélisme. Contrairement à un processeur qui doit couper le temps de ses unités d'exécution, le tissu FPGA permet d'injecter une logique dédiée à chaque chemin parallèle. Par exemple, dans un réseau de décodeurs NR 5G, le traitement physique des canaux partagés par liaison descendante (PDSCH) implique le décodage de la parité de faible densité (LDPC) pour chaque bloc de code. Un FPGA peut déployer un nombre configurable de noyaux de décodeurs qui fonctionnent simultanément, en réalisant un débit déterministe indépendant des interruptions de logiciels ou des caches manquants.

Reconfiguration du matériel et mises à jour en direct

L'une des raisons les plus convaincantes pour utiliser les FPGA sur les ASIC est la possibilité de reprogrammer le matériel après son déploiement. Les normes sans fil ne restent pas statiques; les versions 3GPP introduisent de nouvelles fonctionnalités telles que des schémas MIMO améliorés, des commandes de modulation plus élevées ou un codage de canal amélioré. Avec un FPGA, celles-ci peuvent être déployées comme mises à niveau de terrain sans remplacer le matériel de l'unité radio.Cette reconfiguration s'étend au fonctionnement multimode: un seul FPGA peut supporter les protocoles LTE, 5G NR FR1 et FR2 (mmWave) en chargeant différents flux binaires ou en utilisant une reconfiguration partielle dynamique pour échanger un bloc de traitement spécifique en mode volant.

Rentabilité des coûts pour les applications de faible volume à moyenne et spécialisées

Pour les produits de consommation à forte intensité, les ASIC offrent le coût unitaire et la puissance les plus faibles. Cependant, les coûts non récurrents du développement ASIC sont énormes, dépassant facilement des dizaines de millions de dollars pour les nœuds avancés. Pour les équipements d'infrastructure, les systèmes de défense ou les réseaux de sécurité publique où les volumes sont en milliers ou en dizaines de milliers, les FPGA offrent un chemin beaucoup plus rentable. Ils éliminent les coûts de masque et les longs cycles de conception tout en fournissant les performances requises. De plus, dans les applications où la norme peut s'écarter du grand public – comme les réseaux privés 5G avec algorithmes de programmation personnalisés – la programmabilité FPGA évite le besoin de silicium sur mesure.

Comparaison des FPGA avec les solutions de rechange

Pour comprendre où les FPGA s'adaptent, considérez une comparaison à trois voies. Les processeurs offrent une facilité de programmation et une rapidité de mise en marché mais souffrent d'une faible efficacité énergétique pour le traitement des PHY à haut débit. Les GPU offrent un débit flottant parallèle élevé mais subissent des goulets d'étranglement importants en matière de largeur de bande de latence et de mémoire externe. Les ASI offrent les meilleures performances par watt et le coût unitaire le plus bas à l'échelle, mais nécessitent un investissement initial énorme et une flexibilité insuffisante. Les FPGA occupent le milieu : ils peuvent obtenir un débit quasi ASIC pour les datapaths réguliers, peuvent être reprogrammés comme un CPU, et consommer moins de puissance qu'un GPU pour des charges de travail équivalentes.

Protocoles sans fil et leurs réalisations

5G Nouvelle radio (NR) et MIMO massif

La norme 5G NR est la norme sans fil la plus complexe à ce jour, et sa couche physique pousse les capacités des appareils FPGA. La norme introduit la numérologie OFFDM évolutive, les parties de bande passante, les codes LDPC et polaires, et 256-QAM ou modulation supérieure. Pour les implémentateurs FPGA, la charge de calcul des systèmes MIMO massifs 64T64R nécessite une planification architecturale prudente. Les algorithmes de mise en forme – qu'ils soient numériques, analogiques ou hybrides – doivent traiter des centaines de flux de données d'antenne en temps réel. Les familles AMD Xilinx RBSoC, qui intègrent directement les ADC/DAC à haute vitesse avec la logique programmable, sont devenus une plate-forme populaire pour les unités radio 5G. Ces appareils permettent la réalisation de l'ensemble de l'extrémité frontale numérique, y compris la réduction du facteur de crête (CFR) et la prédistorsion numérique (DPD), à mettre en œuvre parallèlement au traitement de la bande de base, réduisant de façon significative la la la la latence et la complexité du système.

Wi-Fi 6 et 7 (802.11ax/be)

Les dernières générations de Wi-Fi intègrent de nombreuses techniques précédemment vues uniquement dans les cellules, comme ODDMA et 1024-QAM (Wi-Fi 6) ou 4096-QAM et l'exploitation multi-liens (Wi-Fi 7). Bien que les puces Wi-Fi commerciales soient généralement basées sur ASIC avec processeurs embarqués, les FPGA jouent un rôle critique dans le développement et les essais. L'émulation des points d'accès et des stations, le sonage des canaux et le prototypage en temps réel MAC/PHY sont généralement effectués sur les plateformes FPGA. Une mise en œuvre Wi-Fi basée sur FPGA permet aux développeurs d'expérimenter des fonctionnalités nouvelles comme les ODDMA coordonnés ou les algorithmes de planification avancés avant qu'ils ne soient verrouillés dans le silicium.

Formes d'onde personnalisées et non-3GPP

Au-delà des normes générales, une partie importante du travail sans fil FPGA comporte des formes d'onde exclusives ou militaires, notamment des fréquences de diffusion, des formats de communication par satellite ou des formes d'onde conçus pour des environnements multipathes difficiles. Ces protocoles ne sont pas desservis par des puces standard, les FPGA sont souvent le seul véhicule d'implémentation viable. Leur capacité à gérer des structures de fréquences uniques, des conceptions préambulaires personnalisées et des cryptages les rend indispensables pour les systèmes de défense et de communication aérospatiale.

Conception du calque physique sur FPGA

Synthèse de haut niveau et conception basée sur HDL

Le développement traditionnel de FPGA repose sur les langages de description du matériel (HDL) tels que VHDL et Verilog. Ces outils permettent aux ingénieurs de contrôler le cycle du matériel, ce qui est crucial pour répondre aux exigences de temps et de débit dans les conceptions de PHY à haute vitesse. Cependant, à mesure que les algorithmes deviennent des outils de synthèse de haut niveau (HLS) plus complexes, notamment AMD Vitis HLS et Intel HLS Compiler, sont de plus en plus adoptés. HLS permet aux développeurs d'écrire en C/C++ et de générer RTL, réduisant considérablement le temps de développement pour les blocs algorithmiques comme les estimateurs de canaux et les égaliseurs. Le défi clé est d'écrire le code HLS qui synthétise en pipelines efficaces, avec une utilisation appropriée de pragmas pour le déroulement de boucle, la pipeline et la partition de tableaux.

Cartographie des chaînes de traitement des signaux vers les tranches DSP

Les FPGA modernes fournissent des milliers de blocs DSP durcis qui effectuent un cycle MAC unique par horloge à grande vitesse. Une implémentation efficace de l'OFDM, par exemple, mapper le FFT vers une architecture de diffusion en pipelines utilisant plusieurs niveaux de radix. Chaque opération de papillon consomme des tranches DSP. Pour un récepteur MIMO 8×8, l'inversion de matrice pour un zéro-forçage ou une égalisation MMSE doit être décomposée en tableaux systoliques qui utilisent au maximum les DSP. La compréhension de la configuration exacte des tranches DSP – comme si elle supporte les pré-adder, les accumulateurs dynamiques ou les chemins de cascade – est essentielle pour atteindre des taux d'horloge élevés sans épuiser les ressources.

Correction d'erreur de renvoi : codes LDPC, Polar et Turbo

Le codage par canal est l'une des parties les plus exigeantes en ressources de la bande de base. Les décodeurs LDPC utilisés en 5G sont généralement mis en œuvre comme des architectures de propagation des croyances en couches partiellement parallèles. Le défi consiste à stocker et à acheminer les informations douces entre les nœuds variables et les nœuds de contrôle en utilisant des RAM de blocs et le tissu de routage. Les décodeurs de code polaire, en particulier avec une liste d'annulations successives (SCL), nécessitent des unités de traitement arborescentes avec des réseaux de tri. Les implémentations FPGA échangent souvent la la latence contre l'utilisation des ressources en optimisant le parallélisme du décodeur (par exemple, en utilisant une architecture semi-parallèle avec 4-8 éléments de traitement).

Développement Flux de travail et outils écosystémiques

De l'algorithme à Bitstream : un flux structuré

Un workflow bien défini est essentiel pour gérer la complexité des projets FPGA sans fil. L'étape suivante est généralement la modélisation par algorithme flottant dans MATLAB ou Python pour vérifier le débit de bits (BER) et les performances de BLER. Une fois l'algorithme fixé, la prochaine étape est le raffinement par point fixe pour déterminer les longueurs de mots qui équilibrent la précision par rapport aux ressources matérielles. À ce stade, les architectes matériels divisent la conception en domaines d'horloge séparés et choisissent entre HLS et RTL. La simulation fonctionnelle, à l'aide d'outils comme QuestaSim ou Riviera-PRO, vérifie la conception par rapport aux vecteurs de référence dorés. Après synthèse, l'analyse statique du temps (STA) assure que la conception répond à la fréquence cible sur l'appareil choisi. Enfin, le débogage en système est effectué à l'aide d'analyseurs logiques intégrés, et la radio est testée avec des équipements d'utilisateur commerciaux ou des générateurs de signaux.

Utilisation des cœurs IP et des modèles de référence

Par exemple, l'IP LogiCORE de l'AMD pour le codage de canaux 3GPP LTE ou Intel accélérateur FEC IP fournit des implémentations hautement optimisées qui sont vérifiées par les vecteurs de test standard. De plus, les conceptions de référence pour des kits d'évaluation spécifiques, tels que la plateforme de transmetteur intégrée ADLV9009, donnent une chaîne de transmission/réception complète qui peut être personnalisée. Pour 5G, des organisations comme le projet Open Air Interface (OAI) étendent les piles open-source pour soutenir le déchargement de FPGA, fournissant un point de départ pour les implémentations gNodeB personnalisées. Le site Web OAI héberge le dernier code et la documentation.

Vérification, émulation et matériel dans la boucle

La simulation RTL ne peut à elle seule couvrir les milliards de cycles d'horloge nécessaires pour les canaux de fading réalistes et les poignées de mains de protocole. Les essais d'émulation et de matériel en boucle (HIL) basés sur FPGA sont essentiels. Les sous-systèmes peuvent être vérifiés en connectant le FPGA à un émetteur-récepteur de signal vectoriel qui génère des modèles de test normalisés ou des captures réelles. Pour les essais de bout en bout, l'unité radio FPGA peut être intégrée à un simulateur de réseau commercial 5G. Cette approche valide non seulement le PHY mais aussi les interfaces à faible MAC et à segment avant-courrier comme eCPRI ou O-RAN 7.2x, qui sont souvent mises en œuvre dans le tissu FPGA lui-même.

Stratégies d'utilisation et d'optimisation des ressources

Gestion des ressources logiques, mémoire et PSD

Un PHY 5G NR typique pour un transporteur de 100 MHz avec 64QAM peut consommer plus de 200K LUT, 300 RAM de bloc (36Kb chacun) et 1500 DSP48E2 tranches sur un Xilinx FPGA de moyenne portée. Pour s'adapter aux contraintes de l'appareil, les concepteurs doivent constamment échanger le parallélisme contre le nombre de ressources. Par exemple, l'utilisation d'un seul moteur FFT multiplexé sur plusieurs flux d'antennes réduit la logique mais augmente la latence et la complexité de contrôle. De même, les décodeurs LDPC peuvent être gradués en utilisant un sous-ensemble de nœuds de contrôle qui traitent séquentiellement. L'optimisation de la mémoire est également essentielle : de grandes tables de recherche pour l'estimation des canaux peuvent être compressées à l'aide de techniques d'interpolation, et les profondeurs FIFO devraient être dimensionnées de manière à atteindre le pire écart de latence entre les étapes de traitement.

Pipeline et optimisation pour les vitesses de haute horloge

Chaque long trajet combiné – comme une chaîne à accumulation multiple dans un filtre FIR – doit être coupé par étapes enregistrées. La stimulation (déplacement des registres par la logique) peut être effectuée automatiquement par des outils de synthèse, mais les concepteurs doivent planifier un schéma initial de canalisation dans le RTL. De plus, les signaux de contrôle critiques comme la validité, le démarrage ou la synchronisation doivent être traités de la même manière que le chemin de données pour éviter les erreurs de synchronisation. L'utilisation de registres de changement de fournisseur spécifiques comme les registres de changement SRL16 de Xilinx peut sauver les LUT pour les pipelines profonds. Dans les FPGA modernes, la logique dédiée comme la chaîne Carry8 dans les architectures AMD peut être utilisée pour des pipelines arithmétiques efficaces.

Défis et stratégies d ' atténuation

Consommation d'énergie et enveloppe thermique

Les concepteurs peuvent atténuer cette situation en accumulant les blocs d'activité, en planifiant soigneusement les planchers pour localiser les blocs de haute activité et en utilisant des variantes de processus de puissance plus faible lorsque disponibles. Le déplacement vers les nœuds FPGA 7nm et plus petits aide, mais le concepteur devrait se concentrer sur l'optimisation algorithmique : réduire le nombre de DSP requis, utiliser l'inférence de RAM de bloc plutôt que la logique distribuée pour les grands tampons, et utiliser une échelle de temps de fonctionnement où la puissance peut être échangée pour des performances pendant les heures hors pointe. Par exemple, passer de deux niveaux à un niveau de tampon dans les chemins de données peut réduire les taux de basculement sans compromettre le débit.

Gestion de la complexité de conception et fermeture de la date

La congestion peut causer des pannes de temps qui ne sont pas apparentes plus tôt. La conception modulaire avec des interfaces bien définies, utilisant une compilation progressive et créant des contraintes physiques pour les chemins critiques, est essentielle. Les signaux de contrôle à haut débit, comme ceux distribués à des milliers d'éléments de traitement parallèles, nécessitent une pipeline et une réplication. Dans de nombreux cas, la fermeture de la synchronisation exige une compréhension approfondie de l'architecture interne de la FPGA – par exemple, l'alignement du flux de données avec la disposition en colonne des carreaux DSP et BRAM sur les appareils Xilinx UltraScale+. L'utilisation d'outils de planification du sol pour attribuer des régions d'horloge et éviter de franchir les limites des tronçons pour les chemins critiques peut faciliter considérablement la fermeture.

Assurer la conformité et l'interopérabilité normalisées

Une implémentation FPGA doit non seulement décoder un signal propre mais aussi gérer les déficiences de canal les plus graves, les erreurs de synchronisation et les interférences intercellulaires définies dans les spécifications de conformité 3GPP. Pour y parvenir, il faut effectuer des tests en laboratoire approfondis avec des émulateurs de canal étalonnés. De plus, le PHY doit correctement interagir avec les piles de protocole de couche supérieure fonctionnant sur un processeur externe ou un noyau ARM intégré, où le timing et la gestion tampon peuvent introduire des bogues. L'utilisation d'interfaces normalisées comme le FAPI (API commune entre MAC et PHY dans les architectures de petites cellules) peut aider à assurer une séparation propre et réduire les maux de tête d'intégration.

La route à venir : AI, Open RAN et au-delà

L'intersection de l'intelligence artificielle (AI) et du sans fil FPGA est une zone en croissance rapide. L'estimation des canaux par réseau neuronal, la détection des symboles et même le décodage sont explorés pour remplacer les algorithmes traditionnels, en particulier pour la compensation de distorsion non linéaire. Les FPGA, avec leur adaptabilité, sont une cible naturelle pour ces accélérateurs d'inférences d'IA, souvent en utilisant une reconfiguration dynamique pour passer entre le traitement conventionnel des signaux et les phases d'inférence ML dans le même cadre radio. L'élan derrière les interfaces ouvertes O-RAN Alliance , est également à l'origine de l'adoption de FPGA, car les fournisseurs cherchent à construire des unités radio différenciées (O-RU) qui peuvent être mises à jour rapidement pour soutenir les nouvelles optimisations RAN Intelligent Controller (RIC).

Sur le plan matériel, les architectures FPGA évoluent pour inclure encore plus d'IP durci. AMD , les plates-formes d'accélération de calcul adaptatif Versal (CAP) intègrent des moteurs AI dédiés et une mémoire à large bande (HBM) à côté de la logique programmable, permettant une estimation massive des canaux MIMO et une formation de faisceaux en temps réel. De même, les FPGA Intels Agilex introduisent l'intégration HBM et des blocs DSP améliorés, avec de profondes implications pour le traitement de la matrice de covariance des canaux où il faut stocker et traiter d'énormes matrices d'information de l'état des canaux. Les familles FPGA offrent également des émetteurs-récepteurs durcis supportant 112 Gbps PAM4, permettant directement des interfaces analogiques 5G FR2 mmWave. Pour les dernières familles FPGA, se référer à AMD Versal ACAP et Intel Agilex FPGA.

À plus long terme, la recherche 6G pousse vers des fréquences sub-THz et des surfaces intelligentes reconfigurables. La nature même de ces technologies – exigeant une direction en temps réel et un traitement à large bande qui ne peuvent pas être manipulés efficacement par les CPU – garantit que le matériel programmable restera au cœur de l'innovation sans fil.

Partenariat avec des services de conception experts FPGA

Si le chemin menant à un système sans fil FPGA en service est bien défini, l'accumulation de savoir-faire pratique, de la conception de panneaux à panneaux à la conception de calendriers avancés, peut être la différence entre un projet qui touche le marché en quelques mois et un projet qui languit dans le laboratoire. Pour les entreprises qui cherchent à accélérer leur développement, la participation d'une entreprise de conception FPGA spécialisée ou d'un fournisseur de propriété intellectuelle peut réduire de façon spectaculaire les risques et le temps de réinvestissement.

Pour ceux qui s'intéressent aux détails physiques de la couche de 5G NR, les spécifications 3GPP 38-series demeurent la source définitive, tandis que le code de référence OpenAirInterface fournit des indications pratiques pour la mise en œuvre de ceux qui passent de la théorie au déploiement de FPGA.