La conception de récepteurs optiques capables de gérer ces vitesses nécessite une attention particulière pour assurer la performance, la fiabilité et la rentabilité. Dans les interconnections modernes de télécommunications et de datacenters, le récepteur optique est un élément essentiel : il convertit un signal optique entrant en une tension électrique suffisamment forte et propre pour les circuits de récupération d'horloges et de données (CDR) ultérieurs. À 100G par voie et au-delà – souvent en utilisant la modulation d'amplitude d'impulsion à quatre niveaux (PAM4) ou une modulation cohérente – la conception du récepteur devient un problème d'optimisation multivariable permettant d'équilibrer la largeur de bande, le bruit, la linéarité, la dissipation de puissance et l'empreinte.

Cet article s'étend sur les défis fondamentaux, les stratégies de conception et les technologies émergentes qui définissent les récepteurs optiques à haute vitesse pour 100G et au-delà, fournissant aux ingénieurs et aux architectes de systèmes un guide pratique pour faire des choix de conception éclairés.

Défis dans la conception de récepteurs optiques à grande vitesse

Aux taux de données de 100G et plus, les récepteurs optiques font face à plusieurs défis techniques qui se résument à l'augmentation des taux de symboles. Les sous-sections suivantes détaillent les problèmes les plus critiques.

Limites de largeur de bande et échange de vitesse de capacité

Un photodiode PIN est une capacité intrinsèque (généralement de 0,2 à 0,5 pF pour les dispositifs à grande vitesse) et l'impédance d'entrée TIA est un filtre passe-bas. Pour un signal PAM4 de 100 Gbaud (bande passante de 50 GHz), le produit de la capacité de photodiode et de la résistance d'entrée TIA doit être maintenu extrêmement bas. Les ingénieurs utilisent souvent des photodiodes de petite surface pour réduire la capacité, mais au prix d'une plus faible responsabilité et d'une plus grande difficulté à raccorder la lumière efficacement.

Rapport signal-bruit et sensibilité du récepteur

Dans les systèmes PAM4, les quatre niveaux d'amplitude sont séparés par seulement un tiers de la balance de pointe à pointe, ce qui les rend trois fois plus vulnérables au bruit qu'un signal de non-retour à zéro (NRZ) de la même puissance de pointe. Les sources de bruit dominantes dans un récepteur optique comprennent le bruit de tir de la photodiode (proportionnelle au courant photométrique moyen), le bruit thermique de la résistance de rétroaction de TIA, et le bruit de flicker à basse fréquence. Pour les récepteurs cohérents, le bruit de tir de l'oscillateur local et le bruit de l'intensité relative du laser (RIN) jouent également un rôle.

Effets de dispersion

La dispersion chromatique (CD) et la dispersion en mode polarisation (PMD) provoquent l'élargissement des impulsions et l'interférence intersymbole (ISI). Pour les récepteurs à détection directe, le CD devient une pénalité sévère à 100Gbaud, même sur de courtes distances de fibres. De nombreux systèmes comptent maintenant sur la compensation de la fibre de dispersion ou de la compensation de la dispersion électronique (EDC) dans le récepteur.

Rétablissement de la jitter et du timing

Les données à grande vitesse nécessitent une récupération précise de l'horloge. Le jitter aléatoire de la TIA et de la photodiode, ainsi que le jitter déterministe des limites de bande passante et des erreurs d'impédance réduisent la marge de timing. À 100Gbaud, même 100 femtosecondes de jitter de pointe à pointe peuvent dégrader significativement le BER.

Emballage et parasite

À des largeurs de bande supérieures à 50 GHz, chaque millimètre de fil de liaison ou de ligne de microstrip introduit une inductance parasitaire et une capacité qui peuvent causer des pics, des écoulements ou des oscillations. L'emballage de puces et l'intégration sur puce (circuits intégrés photoniques, PIC) sont de plus en plus utilisés pour minimiser les parasites.

Consommation d'énergie et gestion thermique

Un récepteur PAM4 de 100 Gbaud peut consommer 1–3 W par canal, et un module 400G (4×100G) peut dépasser 10 W. Cette chaleur doit être dissipée dans le boîtier du module, qui est souvent un petit facteur de forme rechargeable (QSFP‐DD, OSFP). Les concepteurs doivent équilibrer la bande passante et les performances sonores par rapport à la puissance, souvent en utilisant un biais adaptatif ou un fonctionnement sous-seuil dans le TIA.

Stratégies de conception pour améliorer les performances

Pour surmonter les défis ci-dessus, les ingénieurs utilisent plusieurs techniques de conception de béton au niveau des appareils, des circuits et des systèmes.

Sélection avancée de photodiodes

Les photodiodes à grande vitesse sont présentées dans plusieurs saveurs :

  • Photodiodes PIN[ – Offrez une tension faible en biais, une excellente linéarité et une responsabilité modérée (0,6–0,9 A/W).Pour 100Gbaud, la surface active est généralement de 10–20 μm de diamètre.
  • Photodiodes d'avalanche (APD)[ – Apporter un gain interne (facteur M) qui peut améliorer la sensibilité du récepteur de 5 à 10 dB, mais qui nécessitent un biais élevé (25 à 50 V) et introduire un excès de bruit (facteur de bruit excédentaire F > 2). Les AP sont attrayants pour les réseaux optiques long-courrier et passif (PON) où le budget de liaison est critique, mais leur bande passante est souvent limitée à < 30 GHz en raison du temps d'accumulation des avalanches.
  • Photodiodes de Waveguide (PIN ou UTC) – En utilisant un couplage évanescente dans un guide d'onde, ces dispositifs découplent la longueur d'absorption du temps de transit du transporteur, atteignant une bande passante très élevée (> 100 GHz) avec une bonne responsabilité.Les photodiodes de mono-voyageur (UTC) sont populaires pour les applications 100G+.

Pour les récepteurs cohérents, les photodiodes équilibrées avec un haut rapport de rejet en mode commun (CMRR) sont essentielles pour supprimer le bruit d'intensité de l'oscillateur local.

Topologies de l'amplificateur de transimpédance (AIT)

Le TIA doit convertir le courant photo (généralement 0,1–1 mA pic) en un mouvement de tension de 100–500 mVpp. Les choix de conception clés incluent:

  • Cascode réglementé (RGC) TIA – Faible impédance d'entrée, large bande passante et bruit modéré. Standard pour de nombreuses pièces commerciales.
  • Inducteur-haut-parleur TIA[ – Utilisation d'inducteurs en spirale ou de bobines T sur puce pour étendre la bande passante jusqu'à 50 % au coût de la zone et de la variation de retard de groupe plus élevée.
  • Amplifieur distribué TIA – Utilise plusieurs étapes de gain dans une structure de ligne de transmission pour obtenir une bande passante extrêmement large (> 100 GHz) mais consomme plus de puissance et de surface.
  • TIA CMOS basse tension[ – Avec les processus fin‐FET (7 nm et moins), les concepteurs peuvent réaliser des TIA avec > 60 GHz bande passante et < 20 pA/ √Hz bruit d'entrée, permettant la co-intégration avec DSP dans une seule ASIC.

Optimisation du bruit : L'utilisation d'une grande résistance de rétroaction (Rf) réduit le bruit thermique, mais la capacité parasitaire au nœud d'entrée limite la bande passante. Une technique courante consiste à utiliser une topologie de rétroaction de chasse à la chasse à la chasse avec un stade de gain d'inversion.

Techniques de péréquation

Parce que même la façade analogique la mieux conçue ne peut pas compenser pleinement ISI de la dispersion ou des limites de bande passante, la péréquation électronique est obligatoire pour les récepteurs 100G+.

  • Égaliseurs linéaires continus (CTLE) – Placé dans le chemin analogique, un CTLE stimule le contenu haute fréquence (c.-à-d. le pic) pour aplatir la réponse globale du canal. Les coefficients CTLE sont souvent fixes ou adaptés hors ligne.
  • Égaliseurs de rétroaction de décision (DFE) – Utilisez des symboles précédemment détectés pour annuler ISI. Pour PAM4, un DFE avec 1–5 robinets est commun. Le principal défi est le timing : le retour doit se régler dans un délai de symbole (10 ps pour 100 Gbaud).
  • Égaliseurs pour alimentations (EFF) – Filtres FIR linéaires qui peuvent précompenser les ISI précurseurs et postcurseurs. Ils sont souvent utilisés en combinaison avec des DFE.
  • Détection de séquence de probabilité maximale (MLSD) – Puissant mais coûteux en calcul; rarement utilisé dans les modules à puissance réduite.

Dans les récepteurs cohérents, toute égalisation se produit dans le domaine numérique après détection cohérente : un égaliseur multi-entrées (MIMO) à 2×2 avec 10-20 touches gère à la fois le CD et le PMD, tandis qu'une boucle de récupération du support corrige le bruit de phase laser.

Format de modulation et méthode de détection

Le choix entre la détection directe (modulation d'intensité / PAM4) et la détection cohérente influence fortement l'architecture du récepteur.

  • – La complexité et le coût sont moindres. Le récepteur est constitué d'un seul photodiode, d'un seul convertisseur TIA et d'un convertisseur analogique-numérique (ADC), suivi d'une péréquation dans le DSP. Il est dominant pour atteindre jusqu'à 10 à 40 km (p. ex. 400GBASE‐LR4).
  • Détection cohérente (DP‐QPSK, DP‐16QAM)[ – Utilise un laser oscillateur local, un hybride optique à 90° et quatre photodiodes équilibrées (deux polarisations, deux quadratures). Le back-end numérique compense toutes les déficiences linéaires et peut atteindre des milliers de kilomètres. À 100G par longueur d'onde, la cohérence est utilisée pour les réseaux long-courrier et métro; pour 400ZR, il est également utilisé pour l'interconnexion des centres de données à courte portée (DCI).

Pour les nouvelles normes 800G et 1.6T, le PAM4 (jusqu'à 2-10 km) et le système cohérent (pour une portée plus longue) sont normalisés. La conception du récepteur doit être adaptée en conséquence.

Intégration et emballage photoniques

Pour minimiser les parasites et réduire l'empreinte, on utilise de plus en plus de circuits photoniques intégrés (PIC). Les plateformes photoniques en silicone permettent la co-intégration de photodiodes à grande vitesse (hétérojonction Ge-on-Si ou Si-Ge), d'AIT et de modulateurs sur une seule matrice. Cela réduit la longueur d'interconnexion photodiode-to-TIA à quelques micromètres, éliminant virtuellement l'inductance par fil de liaison.

Les techniques d'emballage comprennent:

  • Flip-chip liaison – La mesa de photodiode est retournée sur une puce CMOS TIA, avec des bosses de soudure fournissant des chemins électriques et thermiques.
  • Intégration 3D – Utilisation de micro-bumps ou de vias de silice (TSV) pour empiler photonique et électronique.
  • Sous-ensemble optique – Filet en fibre fixé via des rainures V, avec des lentilles pour le couplage des bords.

Un paquet bien conçu peut réduire le coefficient de réflexion (S11) en dessous de −15 dB jusqu'à 70 GHz, évitant ainsi les ondulations dans la réponse de fréquence.

Gestion thermique

La dissipation de chaleur est gérée par des puits de chaleur, des matériaux d'interface thermique (IMT) et, si nécessaire, des refroidisseurs thermoélectriques (TEC) pour les lasers. Dans les modules récepteurs, le TIA est la principale source de chaleur (1–2 W par canal). Les modules avancés utilisent des structures de pièces de cuivre intégrées dans le PCB pour étendre la chaleur au boîtier. La plage de température de fonctionnement pour la plupart des modules rechargeables est de 0–70°C (commercial) ou de −40–85°C (industriel).

Essai et validation des récepteurs à haute vitesse

Pour vérifier qu'un récepteur optique satisfait à ses spécifications à 100G+, il faut un équipement d'essai spécialisé et des méthodes de mesure minutieuses.

  • Analyse de modulation optique (OMA)[ – Génére des modèles de test PAM4 ou cohérents et capture le diagramme oculaire reçu.
  • Bit-error rate tester (BERT) – Mesures BER à la sortie CDR. Pour PAM4, utilise un générateur de configuration à quatre niveaux et une récupération d'horloge.
  • Mesure de la fréquence de réponse[ – Utilisation d'un analyseur de réseau vectoriel (VNA) avec un composant optique (par exemple, un photodiode de 70 GHz et un analyseur de composants d'ondes lumineuses) pour mesurer S21 et S11 du récepteur.
  • Test de la valeur sonore et de la sensibilité[ – Varier la puissance d'entrée optique jusqu'à ce que le BER atteigne la limite de correction d'erreur avant (FEC) (par exemple, 2×10]−4 pour KP4‐FEC). La puissance optique à ce point définit la sensibilité du récepteur.

Les tests doivent tenir compte de l'état de lancement (fibre monomode, polarisation), de la température et du vieillissement. De nombreuses maisons de test effectuent également des tests de stress avec des rotations de dispersion et de polarisation supplémentaires pour simuler des environnements réels.

Technologies émergentes et tendances futures

La recherche et le développement continuent de repousser les limites de la performance des récepteurs optiques. Plusieurs domaines sont prometteurs pour la prochaine génération de systèmes à 200G par voie et au-delà.

Photonique en silicone avec CMOS avancé

Les plateformes existantes de photonique en silicium intègrent déjà des modulateurs, des photodiodes et quelques appareils électroniques. L'étape suivante est l'intégration monolithique de toutes les fonctions de récepteur (photodiode, TIA, ADC, DSP) sur un seul processus FinFET de 7 nm ou 5 nm. Cela réduirait considérablement l'inductance parasitaire, la puissance réduite et le coût plus bas.

Matériaux nouveaux pour les photodétecteurs

Les matériaux bidimensionnels tels que le graphène et les dichalcogénides de métal de transition (TMD) ont démontré une mobilité des porteurs ultra-haute et une absorption à large bande. Les photodétecteurs de graphine ont montré des largeurs de bande supérieures à 200 GHz dans les prototypes de laboratoire, bien que la responsabilité demeure faible (0,01–0,1 A/W).

L'apprentissage automatique dans le traitement des signaux en temps réel

Par exemple, un égaliseur de réseau neuronal convolutionnel (CNN) peut compenser les déficiences linéaires et non linéaires (effet Kerr, XPM) dans des systèmes cohérents, permettant potentiellement une plus grande puissance de lancement ou une plus grande portée. Cependant, la consommation de puissance et la latence de ces architectures DSP doivent être réduites avant qu'elles puissent être déployées dans des modules rechargeables. Les groupes de recherche explorent des implémentations efficaces sur le plan matériel à l'aide de tableaux systoliques et d'accélérateurs de réseau neuronal analogiques.

Modulation avancée et systèmes DSP

Au-delà de PAM4 et DP‐16QAM, les normes futures peuvent utiliser PAM8, 64QAM ou la configuration probabiliste (PCS) pour mieux adapter les propriétés des canaux. Pour PAM8, les exigences de linéarité des récepteurs se resserrent considérablement, et la pénalité SNR devient encore plus grande. La pré-distorsion numérique (DPD) à l'émetteur peut détendre certaines exigences des récepteurs, mais le récepteur a encore besoin d'un front-end très linéaire.

Emballage avancé et optique co-emballée

La tendance vers l'optique co-emballée (CPO) place le moteur optique (récepteur et émetteur) très près de l'interrupteur ASIC, réduisant la longueur des traces de PCB et la consommation de puissance. Dans CPO, les photodiodes du récepteur sont directement collés sur le substrat du paquet ASIC, et les réseaux de fibres sont fixés par des connecteurs optiques. Cela élimine de nombreux parasites d'emballage, permettant une bande passante plus élevée et une puissance plus faible. Plusieurs consortiums industriels élaborent des normes pour CPO; voir CO‐EXON pour un exemple récent.

Conclusion

La conception de récepteurs optiques pour 100G et au-delà est un défi multidisciplinaire qui englobe la physique des semi-conducteurs, la conception de circuits analogiques, l'emballage et le traitement numérique des signaux. Les principaux axes de performance – bande passante, bruit, linéarité, puissance et coût – sont interreliés, obligeant les ingénieurs à faire des compromis en fonction de l'application cible. Les récepteurs PAM4 à détection directe dominent les liaisons à courte portée, tandis que les récepteurs cohérents règnent dans les longs-courriers et les DCI.