Conception pour la frontière Gigahertz

Les interfaces modernes à haute vitesse telles que PCI Express Gen 5, DDR5 et 400 Gigabit Ethernet poussent les cartes de circuits imprimés dans le domaine de l'ingénierie micro-ondes. A ces vitesses, chaque millimètre de cuivre et chaque micron d'espace diélectrique dicte si une conception fonctionne sans faille ou échoue intermittentement en raison d'erreurs de chronométrage subtiles ou de retournements de bits. Les variables fondamentales dont dispose chaque ingénieur de la disposition sont la largeur et l'espacement des traces. Ces deux paramètres, combinés à l'empilement des PCB, contrôlent directement l'impédance caractéristique, le couplage de crosstalk et la perte d'insertion du canal.

Ne pas optimiser la largeur des traces et l'espacement peut conduire à des réflexions, à des interférences électromagnétiques excessives (IRM) et, en fin de compte, à une défaillance du système. Cet article fournit un guide complet axé sur l'ingénierie pour prendre les bonnes décisions de mise en page pour maintenir l'intégrité des signaux à grande vitesse du concept à la fabrication.

Comprendre les fondements de l'intégrité des signaux

L'intégrité du signal (SI) est l'étude de la qualité du signal dans les interconnexions électriques. À mesure que les vitesses de bord deviennent plus rapides (temps de montée en sous-nanoseconde), les dimensions physiques de la trace de PCB deviennent électriquement grandes par rapport à la longueur d'onde du signal. Cette transition de l'élément de masse au comportement d'élément distribué est la cause profonde des plus grands défis de conception à grande vitesse.

Théorie de la ligne de transmission

Une trace sur un PCB n'est pas un conducteur parfait. Elle présente une résistance répartie (R), une inductance (L), une conductance (G) et une capacité (C) par unité de longueur. Lorsque la longueur physique d'une trace dépasse environ un dixième de la longueur de temps de montée du signal, elle doit être traitée comme une ligne de transmission. L'impédance caractéristique Z0 est dérivée de la racine carrée du rapport de son inductance à la capacité (L/C). Pour minimiser les réflexions, l'impédance du conducteur, l'impédance de trace et la terminaison du récepteur doivent être appariées. Pour les signaux à une seule extrémité, 50 ↓ est la norme de fait.

Le problème de la crosstalk

Le mécanisme de couplage est une combinaison d'inductance mutuelle (couple inductif) et de capacité mutuelle (couple capacitif). Dans les couches de microstrip sur les surfaces extérieures du panneau, le crosstalk est principalement un déplacement vers l'avant et se propage dans la même direction que l'agresseur. Dans les couches de bande ensevelies entre les plans, il est principalement un déplacement vers l'arrière. Le coefficient de couplage diminue exponentiellement avec la distance entre les traces, ce qui explique pourquoi le maintien d'un espacement adéquat entre les bords est la stratégie la plus efficace pour atténuer le crosstalk. L'optimisation de l'espacement est un compromis direct avec la densité de routage, mais en violation des règles d'espacement minimum près des horloges sensibles ou des voies de données à grande vitesse est une cause principale de défaillances de l'intégrité du signal.

Le rôle critique de l'embout de PCB

La largeur et l'espacement des traces n'existent pas dans un vide. Elles sont intrinsèquement liées au cumul des BPC. La constante diélectrique (Dk ou Er) des matériaux de base et de préprêchage, le facteur de dissipation (Df ou perte tangente) et l'épaisseur des couches diélectriques influencent toutes la distribution du champ électromagnétique autour d'une trace. Un matériau de Dk élevé concentre les champs, permettant des traces plus étroites pour une impédance donnée. Cependant, les matériaux de Dk élevé ont souvent une perte plus élevée. Les matériaux à faible perte (comme Rogers, Megtron ou FR-4) sont nécessaires pour les fréquences supérieures à 10 GHz, mais ils ont aussi une incidence sur la largeur de la trace requise pour toucher une impédance cible.

Largeur du tracé : Contrôle de l'impédance et du courant

La largeur de la trace est la variable principale pour déterminer l'impédance caractéristique d'un chemin de signal. Elle dicte également la résistance à courant continu et la capacité de transport de courant. L'optimisation de la largeur de la trace nécessite un équilibre entre ces exigences électriques et les réalités de la fabrication de PCB. L'impédance cible pour la plupart des interfaces à une seule extrémité haute vitesse est de 50 ↓ ± 10%, tandis que les paires différentielles ciblent 85 ↓ ou 100 ↓.

Microstrip vs. Topologies Stripline

La géométrie du plan de référence par rapport à la trace définit la topologie. Les traces de microstrip résident sur des couches extérieures avec un seul plan de référence sous elles. Elles offrent des vitesses de propagation plus rapides et sont plus faciles à fabriquer. Cependant, elles créent des champs électromagnétiques externes plus forts et sont plus sensibles aux problèmes d'IME et aux facteurs environnementaux (comme les variations d'épaisseur de la soudure). Les traces de stripline sont enfouies sur des couches intérieures et sont entrecoupées de deux plans de référence. Elles fournissent une protection inhérente, des rayonnements plus faibles et une meilleure isolation du bruit extérieur.

Calcul de l'impédance caractéristique

Pour calculer les dimensions de trace pour une impédance cible spécifique, il faut des résolveurs de champ spécialisés. Des outils comme Polar Instruments SI9000, Ansys Q3D ou calculateurs open-source utilisent la largeur de trace (W), l'épaisseur de trace (T), la hauteur diélectrique (H) et la constante diélectrique (Er) pour calculer Z0. Une formule standard pour l'impédance microstrip est :

Z0 .]

Bien que cette formule offre une estimation approximative, les empilements modernes nécessitent une extraction 2D ou 3D pour tenir compte du facteur de l'etch, de la soudure et des effets de tissage en verre. Pour une planche typique de 4 couches FR-4 ciblant 50 ↓ sur une couche extérieure, la largeur de la trace peut varier de 8 mil à 15 mil, selon l'épaisseur du noyau.

Capacité de charge actuelle et IPC-2152

La largeur de la trace n'est pas uniquement déterminée par impédance. Le cuivre doit aussi être suffisamment large pour transporter le courant DC requis sans chauffage excessif ou chute de tension. La norme IPC-2152 (qui a remplacé l'ancienne IPC-2221) fournit des graphiques empiriques pour déterminer la surface de section transversale nécessaire en fonction de la hausse de température admissible et de la température ambiante. Pour les traces de puissance, la largeur est souvent dictée par les exigences du courant plutôt que par l'impédance. Une trace de signal à grande vitesse transportant très peu de courant DC peut souvent être rendue beaucoup plus étroite qu'un rail de puissance.

Trace Spacing: La première défense contre le crosstalk

Une fois la largeur de la trace réglée pour atteindre les cibles d'impédance, la prochaine optimisation critique est l'espacement entre les traces. Cet espacement détermine directement le coefficient de couplage entre les filets adjacents.

Les règles des 3W et des 5W

La règle 3W stipule que l'espacement entre les centres de deux traces doit être au moins trois fois plus large que la distance entre les bords de la ligne et les bords de la ligne. L'utilisation de la règle 3W réduit généralement le crosstalk entre les traces de microstrip adjacentes de plus de 90 % par rapport à l'espacement minimal. Pour les lignes d'horloge à haute vitesse ou très sensibles, une règle 5W (écart entre les bords de la ligne et les bords de la ligne de 4W) est souvent appliquée pour éliminer pratiquement le bruit couplé. Pour les paires différentielles, l'espacement est encore plus nuanceux. L'espacement à l'intérieur] permet de définir l'impédance différentielle, tandis que l'espacement entre différentes paires doivent être significativement plus grands (généralement 5x l'écart entre les paires) pour éviter les paires de points croisés.

Lignes directrices sur l'acheminement par paires différentielles

Les signaux différentiels reposent sur le couplage serré entre les traces de P et de N pour rejeter le bruit en mode commun. L'espacement intra-pair (S) est calculé pour atteindre l'impédance différentielle cible (Zdiff). Une relation commune est Zdiff - - 2 * Z0 * (1 - 0,48 * e^(-0,96 * S/H)). Si l'espacement est trop serré, l'impédance diminue; si elle est trop lâche, la paire perd son avantage de rejet en mode commun. L'optimisation du routage de la paire différentielle nécessite le maintien d'un espacement constant sur l'ensemble du chemin, y compris par les champs de broches.

Agresseur, victime et stratégies d'isolement

Les filets à grande vitesse (comme les horloges ou les strobes de données) sont des agresseurs puissants. Les filets à grande impossibilité (comme les lignes de réinitialisation ou les entrées analogiques) sont des victimes sensibles. Chaque fois que possible, ils doivent être séparés par au moins un plan au sol ou placés sur différentes couches. S'ils doivent coexister sur la même couche, un espacement généreux (10W ou plus) doit être utilisé. Les traces de garde – tracées au sol entre l'agresseur et la victime – peuvent réduire le crosstalk, mais seulement si elles sont cousues au sol avec des vias à intervalles réguliers (chaque λ/20). Une trace de garde non pointée peut en fait aggraver le crosstalk en fournissant un chemin de couplage résonant.

Le facteur de temps de montée : pourquoi la fréquence n'est pas tout

Une des erreurs les plus courantes dans la conception à grande vitesse est de se concentrer uniquement sur la fréquence de l'horloge tout en ignorant le temps de montée du signal. Dans les IC numériques modernes, plus le changement de transistor est rapide, plus le temps de montée est rapide, quelle que soit la vitesse de l'horloge.

Fréquence du genou (F knee)

La fréquence du genou (F knee) représente la composante la plus importante d'un signal numérique. Elle est déterminée par le temps de montée (Tr) de 10 à 90 %, en utilisant la formule suivante : F knee = 0,35 / Tr]. Par exemple, une interface LPDDR5 fonctionnant à 6,4 Gbps a une période de pointe de 156 ps. Si le temps de montée est de 80 ps, la fréquence du genou est de 4,375 GHz. La disposition doit être optimisée pour 4,375 GHz. Cette disposition doit être traitée comme une ligne de transmission. Pour une durée de montée de 100 ps, la longueur critique en FR-4 est d'environ 0,6 pouces.

Corrélation entre la largeur de bande et le taux de données

Les ingénieurs confondent souvent le débit de données (Gbps) avec la bande passante (GHz). Pour un signal non-retour-zéro (NRZ), la fréquence de l'horloge fondamentale est la moitié du débit de données. Cependant, comme on l'a vu, la bande passante nécessaire pour préserver les bords du signal est dictée par la fréquence du genou. Un canal doit passer des fréquences jusqu'à F knee avec une atténuation et une dispersion minimales.

Réalités et tolérances dans le secteur manufacturier

Une conception n'est que aussi bonne que la planche qui est construite. Optimiser la largeur des traces et l'espacement doit tenir compte des variations statistiques inhérentes à la fabrication des BPC. Ignorer les tolérances peut aboutir à une conception qui simule parfaitement mais échoue dans la production en raison des changements de processus.

Facteur d'inclinaison et poids du cuivre

Les traces idéales ont des sections transversales parfaitement rectangulaires. Cependant, la gravure chimique est un processus isotrope qui élimine le cuivre latéralement et verticalement, créant une forme trapézoïdale. Le rapport de l'encéphalopathie (vitesse verticale divisée par la vitesse latérale de l'encéphalopathie) varie généralement de 2:1 à 4:1. Cette sous-coupe signifie que le sommet de la trace est plus étroit que le fond. Pour une trace de 50 Φ conçue avec une section rectangulaire supposée, la sous-coupe peut déplacer l'impédance réelle de 2 à 5 Φ. Les concepteurs doivent spécifier l'impédance cible pour la trace finie et demander que leur manufacturier règle l'œuvre en conséquence pour compenser le facteur de l'encéphalopathie.

Effets de la soudure et de la finition de surface

L'application de la soudeuse réduit l'impédance caractéristique des traces de microstrip de 2 à 4 ↓ parce qu'elle augmente efficacement la constante diélectrique autour de la trace. Les modèles à grande vitesse doivent tenir compte de l'épaisseur de la soudeuse dans leurs calculs de préfabrication. De même, la finition de surface (ENIG, HASL, OSP ou Immersion Silver) peut affecter les pertes à haute fréquence, bien que son impact sur l'impédance soit minime par rapport à la soudeuse. ENIG (Electroless Nickel Immersion Gold) a une couche de nickel magnétique qui peut introduire une perte supplémentaire à très haute fréquence, rendant OSP ou Immersion Silver préférable pour les canaux à haute vitesse.

Conception aux capacités des fournisseurs

Chaque fabricant de BPC a défini des capacités minimales de trace et d'espace, allant généralement de 3 mil/3 mil pour la technologie standard à 2,5 mil/2,5 mil ou moins pour la technologie avancée. L'utilisation de la clairance minimale absolue dans toute la carte entraîne des coûts et réduit le rendement.L'optimisation consiste à utiliser des géométries serrées seulement lorsque cela est nécessaire (comme les régions de ventilateurs BGA) et à les assouplir lorsque cela est possible (à de longs parcours parallèles) pour améliorer le contrôle de l'impédance et réduire les intersections.]L'examen de la matrice de capacité d'un fabricant pendant la phase de planification de la mise en place contribue à aligner les cibles de conception sur les réalités de production.

Techniques d'optimisation avancées

Au-delà des règles de base de largeur et d'espacement, les concepteurs avancés utilisent des techniques spécifiques pour extraire le maximum de performance de leurs interconnexions.

Optimiser le chemin du retour

Si une trace traverse une brèche dans le plan du sol, ou si des couches de transition ne sont pas retournées à proximité, la zone de la boucle s'étend de façon spectaculaire, augmentant l'inductance et causant de graves discontinuités d'impédance et l'IMI. Les vias de pointage sont essentielles pour maintenir une trajectoire de retour à faible inductance. La pose d'un sol par rapport à chaque signal, par le biais de ces transitions, peut réduire l'inductance effective de la boucle par un facteur de quatre ou plus. Ceci est une optimisation obligatoire pour toute conception fonctionnant avec des temps de montée inférieurs à 200 ps.

Par Géométrie et forage en arrière

Aux fréquences du genou où la longueur du stub est égale à un quart de longueur d'onde, le stub crée un court à la jonction, ce qui entraîne une perte d'insertion profonde. Le forage à dos (aussi appelé forage à profondeur contrôlée) enlève le stub inutilisé, améliorant de façon significative l'intégrité du signal. Pour les conceptions à grande vitesse utilisant des couches de stripline, le forage à dos dans les 10 mil de la couche cible est une optimisation standard.

Tracés de dénivelés dans les zones denses

Dans les régions de fanout BGA dense, il est physiquement impossible de maintenir la largeur de la cible pour chaque signal. Les concepteurs doivent temporairement « descendre » la trace vers une largeur plus étroite pour s'échapper entre les coussinets. La règle critique pour le décollement est de minimiser la longueur de la section restreinte. Le segment coulé vers le bas doit être électriquement court – sensiblement inférieur à la longueur de la montée – de sorte que la discontinuité d'impédance qu'il crée ne provoque pas une réflexion significative.

La voie vers une intégrité robuste des signaux

L'optimisation de la largeur de la trace et de l'espacement est un acte d'équilibrage entre la géométrie électromagnétique idéale, les contraintes pratiques de fabrication et les réalités économiques du coût de la planche. Il n'existe pas de réponse « correcte » unique pour chaque conception. L'objectif est de faire des compromis éclairés en fonction des fréquences de signal, des temps de montée et des budgets sonores spécifiques du système.En appliquant rigoureusement la théorie de la ligne de transmission, en respectant l'impact du domaine de fréquence des temps de montée et en collaborant étroitement avec les fabricants de PCB sur les tolérances, les concepteurs peuvent atteindre une intégrité robuste du signal.]La diversification des outils modernes d'analyse de l'intégrité du signal] pour la simulation avant et après la mise en place est la dernière étape qui vérifie ces optimisations avant de lancer une conception à la fabrication.