Dans la conception des cartes de circuits imprimés à grande vitesse (PCB), l'intégrité du signal est le fondement d'une performance fiable. Les vitesses de données qui grimpent dans la gamme gigabit-par-seconde, chaque discontinuité physique le long d'un chemin de signal devient une source potentielle de dégradation.Les Vias, les trous plaqués qui relient des traces sur différentes couches, sont parmi les discontinuités les plus courantes et les plus percutantes. Bien que nécessaires pour le routage dans les cartes multicouches, les vias introduisent une inductance et une capacité parasitaires qui peuvent déformer les formes d'onde, créer des réflexions et augmenter l'interférence électromagnétique (IMM).

La physique de la Via Parasitics

Inductance et capacité parasitaires

La géométrie — longueur du baril, diamètre, pad et anti-pad — crée un réseau RLC localisé (résistance, inductance, capacité). L'inductance parasitaire d'un trou traversant est à peu près proportionnelle à sa longueur et inversement proportionnelle à son diamètre. Pour un diamètre typique de 0,3 mm via un panneau de 1,6 mm d'épaisseur, l'inductance peut être de l'ordre de 0,5 à 1,0 nH. À une fréquence de 1 GHz, cette impédance (wL) est à peu près de 3 à 6 ↓ — assez pour causer des problèmes d'intégrité du signal importants lorsque l'impédance de la trace est de 50 ↓.

La capacité parasitaire se manifeste principalement entre le via pad et les plans de terre adjacents, et entre le via baril et les couches de cuivre qu'il traverse. L'anti-pad (le trou de dégagement dans le plan de puissance/sol) atténue cette capacité mais ne peut pas l'éliminer entièrement. L'excès de capacité réduit l'impédance caractéristique du via, provoquant un mauvais ajustement qui reflète l'énergie vers la source.

Via Stubs et Résonances

Lorsqu'un signal passe par un moyen qui continue à être inutilisé jusqu'à des couches plus profondes, la partie restante du baril forme un stub. À de hautes fréquences, ce stub agit comme un résonateur à quart d'onde. Par exemple, un stub de 1,6 mm de long dans une carte FR4 typique (er ~4) a une résonance proche de 21 GHz. Cependant, même les harmoniques peuvent causer des problèmes à des taux de données plus faibles; un stub de 0,8 mm peut résonner près du 3e harmonique d'un signal 5 Gb/s. Les stubs provoquent des encoches de perte d'insertion et une distorsion de retard de groupe. Le forage en arrière-plan – l'enlèvement contrôlé du baril inutilisé – est une méthode largement adoptée pour éliminer les stubs. La meilleure pratique est de maintenir la longueur du stub en dessous de 10 à 12 millions pour 25 Gb/s de signaux.

Types de voies et leurs incidences sur l'intégrité du signal

Vias traversantes

Le type le plus courant, le perçage par trous à travers toutes les couches. Ils sont peu coûteux et faciles à fabriquer mais contribuent à l'inductance et la capacité parasitaires les plus élevées. Pour les paires différentielles à grande vitesse, deux vias par trous à proximité peuvent introduire la conversion du mode (bruit à mode commun).

Vias aveugles et enterrées

Les vias aveugles relient une couche extérieure à une ou plusieurs couches intérieures sans passer par la carte entière. Les vias enterrés sont complètement enfermés dans la pile-up. Les deux types réduisent la longueur du canon et éliminent les stubs pour les signaux qui n'ont pas besoin de traverser la carte entière. Ils réduisent l'inductance parasitaire et la capacité, améliorent la qualité du signal et libèrent la zone de routage sur les couches de surface.

Microvias

Les microvias (généralement < 0,15 mm de diamètre) sont percés au laser et utilisées dans les cartes HDI (interconnection haute densité). Leur petite taille minimise les parasites : une microvia peut avoir une inductance inférieure à 0,1 nH et une capacité inférieure à 0,1 pF. Elles sont idéales pour les ruptures de bga et les itinéraires denses.

Stratégies pour un placement optimal via

Gardez les voies loin des voies critiques de signalisation

Ne placez pas les voies directement sur le sentier d'une trace à grande vitesse, sauf si cela est absolument nécessaire. Au lieu de cela, dirigez la trace vers un emplacement qui maintient une transition de plan de référence constante. La distance entre une voie et une trace adjacente devrait être au moins 3-5 fois l'épaisseur diélectrique séparant la trace de son plan de référence pour minimiser le couplage des bords et le croisement.

Utiliser les Vias de terre pour la continuité du chemin de retour

Lorsqu'un signal passe d'une couche à l'autre, le courant de retour doit aussi passer à un nouveau plan de référence. Sans un sol voisin, le courant de retour doit trouver un chemin alternatif, souvent par des condensateurs de découplage ou une capacité errante, augmentant l'inductance de boucle et l'IME. Placer un sol par adjacent à chaque signal via (dans les 40 à 60 mil pour les signaux multi-Gb/s). Pour les paires différentielles, utiliser deux sols vias symétriquement placé. Cette pratique est parfois appelée par couture et est essentielle pour maintenir un chemin de retour faible en impossibilité.

Minimiser le nombre de personnes

Chaque via ajoute des effets parasites. Chaque fois que possible, acheminer les signaux critiques sur une seule couche sans vias. Utilisez des traces plus longues avec moins de vias plutôt que de nombreux segments courts avec des changements de couches fréquents. Pour les liaisons série à très haute vitesse (p. ex. PCIe Gen5, 32 Gb/s), limiter le total par compte à deux ou trois par canal est une règle de conception commune.

Aligner les Vias avec les Plans de Terre

La clairance anti-pad dans le plan de sol devrait être aussi petite que les tolérances de fabrication le permettent. Un anti-pad plus grand augmente l'inductance parasitaire via , et perturbe la structure coaxiale de la transition. Aligner le via pour que le signal passe par un plan de sol continu. Lorsque plusieurs plans de sol existent, s'assurer que tous sont reliés électriquement près du via avec des vias de sol supplémentaires.

Optimiser la taille et la forme

Cependant, les contraintes de fabrication (taille minimale du perceur, rapport d'aspect) limitent la taille de la tige. Pour un 0,2 mm via un panneau de 1,6 mm, le rapport d'aspect est de 8:1, ce qui est proche de la limite pour de nombreux manufacturiers. Utilisez le plus petit via autorisé par vos règles de conception et le fabricant de pcb choisi. Les vias taperés (haut plus grand, bas plus petit) sont parfois utilisés pour réduire la capacité tout en maintenant la fiabilité du perceur, mais ils sont moins fréquents.

Dos-Drilling pour la réduction des écume

Comme on l'a vu, les goujons provoquent une résonance. Le forage arrière élimine la portion inutilisée des traverses de perçage. Placez soigneusement les vias de perçage arrière : la tolérance à la profondeur de forage (±100 μm typique) signifie que vous ne pouvez pas toujours vous rendre exactement à la couche de signal.

Par le blindage et l'escrime

Pour les signaux analogiques ou RF extrêmement sensibles qui se trouvent à côté de lignes numériques à grande vitesse, il faut considérer via clôture[: une rangée de signaux terrestres placés entre deux traces de signaux sur la même couche. Cela crée une barrière électromagnétique partielle qui réduit le crosstalk. De même, le blindage d'un seul par l'entourage d'un anneau de signaux terrestres (connecté à toutes les couches du sol) peut supprimer le rayonnement et améliorer l'isolement.

Via Placement dans les paires différentielles

Les voies différentielles doivent maintenir la symétrie. Placer les deux vias d'une paire équidistant de n'importe quel vias sol, et garder leurs antipads identiques. Évitez de placer un sol entre les deux vias différentiels, car cela brise la symétrie et crée une conversion non désirée en mode commun. Placez plutôt les vias sol en dehors de la paire. La distance entre les deux vias signal devrait correspondre à l'espacement de la paire bord-à-bord sur la trace adjacente pour minimiser la discontinuité.

Paramètres de conception et de mise en place

Transitions de plans de référence

Un passage passant par plusieurs couches peut se faire entre différents plans de référence. Par exemple, un signal passant de la couche 1 (référence : couche 2 sol) à la couche 4 (référence : couche 5 sol) doit voir un chemin de retour continu. Si le passage passant par un plan de puissance, le courant de retour doit sauter vers ce plan par des condensateurs de découplage. Cela augmente de façon significative l'inductance de boucle. La meilleure pratique est de garder la référence de signal (sol) sur toutes les couches que le passage traverse. Si une transition de plan de puissance est inévitable, placer un condensateur de découplage de haute qualité (0,1 μF ou 1 nF) dans les 30 mil de via.

Conception anti-pad

Le diamètre anti-pad doit être environ 1,5 à 2 fois plus grand que le diamètre par le biais du tampon. Un anti-pad trop grand augmente l'inductance; un anti-pad trop petit ajoute une capacité. Pour les transitions contrôlées par impédance, utilisez la simulation électromagnétique 3D pour affiner la taille anti-pad. Dans certains modèles, anti-pads non circulaires (par exemple, formes allongées ou à os de chien) aident à équilibrer la capacité et l'inductance pour une taille donnée.

Via-in-Pad (VIP)

Le fait de placer des vias directement dans le coussin d'atterrissage d'un composant (via-in-pad) est courant dans les conceptions BGA pour réduire la longueur de fanout. Cependant, VIP augmente la capacité parasitaire et ajoute une petite boucle inductive. Le remplissage et la planification via (avec remplissage conductif ou non conductif) atténuent ces effets.

Simulation et vérification

Simulation 3D à plein temps

Des outils tels qu'Ansys HFSS, CST Microwave Studio ou Keysight EMPro peuvent modéliser la géométrie exacte des vias et de leur empilement environnant. Ces simulations capturent les résonances, la conversion modale et le couplage que les modèles 2D ou analytique manquent. Simulez chaque unique par emplacement, en particulier à proximité des zones de lancement de connecteur, de la grille de grille de billes et des bords de planche.

Réflectométrie temps-domaine (TDR)

Les mesures TDR sur prototypes permettent de comprendre directement les variations d'impédance causées par les vias. Un immersion ou un pic dans la trace TDR à l'emplacement indique respectivement une capacité ou une inductance excessive. Utilisez ce retour pour ajuster la taille anti-pad, par diamètre, ou au sol par comptage dans la prochaine itération de conception.

Mesure de la perte d'insertion et de la perte de retour

Pour la production en volume élevé, définir des critères de réussite/échec pour la perte d'insertion par longueur induite et la perte de retour à la fréquence Nyquist du taux de données d'exploitation.

Contraintes de fabrication et considérations de coûts

Taille minimale et rapport d'aspect

La fabrication standard de pcb peut produire des perçages mécaniques jusqu'à 0,2 mm avec des rapports d'aspect jusqu'à 10:1. La production à haut volume peut pousser jusqu'à 0,15 mm avec des rapports d'aspect de 12:1, mais donne une baisse. Les microvias percés au laser peuvent être aussi petites que 25 μm, mais elles nécessitent des procédés d'IDH. Pour des prototypes rentables, collez à 0,3 mm ou 0,25 mm vias.

Coûts de forage

Le forage de retour nécessite une configuration supplémentaire et une opération de forage secondaire. Il ajoute environ 5 à 10 % au coût du plateau, mais peut améliorer considérablement la qualité du signal pour les canaux à longue portée. De nombreuses spécifications de liaison série (p. ex. PCIe Gen5, Ethernet 25G) recommandent le forage de retour pour tous les vias sur le chemin critique.

Rendement et fiabilité

Les petits vias et les rapports d'aspects élevés réduisent les rendements en raison des vides de placage et des fissures de baril pendant le cycle thermique. Dans les applications à haute fiabilité (aérospatial, automobile), évitez les plus petits diamètres à moins qu'ils ne soient remplis.

Conclusion

L'optimisation par le placement de la qualité du signal dans les PCB à grande vitesse est un défi multidimensionnel. Il faut une compréhension approfondie des parasites électriques introduits par les vias, une sélection minutieuse du type et de la géométrie, et une utilisation judicieuse des stratégies de placement telles que le broyage au sol, l'enlèvement des goujons et l'évitement des chemins critiques. Les simulations et les mesures valident la conception avant la fabrication, tandis que la connaissance des contraintes de fabrication garantit que les améliorations théoriques sont réalisables dans la pratique.

Autres lectures