Comprendre les limites de performance de précision ADC

Dans les applications telles que l'imagerie diagnostique médicale, l'instrumentation de précision, le contrôle des processus industriels et l'infrastructure de communication haut de gamme, la fidélité de la conversion des signaux détermine directement la précision et la fiabilité du système. Deux des paramètres de performance les plus importants de ces systèmes sont la linéarité et la distorsion. La non-linéarité introduit des erreurs systématiques qui corrompent l'intégrité de la mesure, tandis que la distorsion injecte des composants de fréquence fallacieux qui masquent ou modifient le vrai signal.

La précision moderne Les CDA obtiennent systématiquement une résolution de 16 à 24 bits, mais pour atteindre cette résolution théorique en pratique, il faut gérer soigneusement toutes les sources de non-linéarité et de distorsion.

Linéarité et distorsion en perspective

La linéarité décrit la fidélité du code de sortie numérique d'un ADC à la tension d'entrée analogique sur toute la plage d'entrée. Dans un convertisseur linéaire idéal, chaque code de sortie correspond à une étape de tension d'entrée uniformément espacée. Les vrais ADC s'écartent de cet idéal de deux manières primaires : la non-linéarité intégrale (INL) et la non-linéarité différentielle (DNL).

La distorsion totale harmonique (THD) et la gamme dynamique sans faille (SFDR) quantifient ce comportement. La distorsion résulte de non-linéarités de circuits dans l'ADC lui-même et dans les composants analogiques de l'avant-plan supportant tels que les amplificateurs, les pilotes de référence et les tampons d'entrée. Dans les récepteurs de communication et les équipements d'analyse du spectre, la distorsion harmonique peut masquer des signaux faibles ou créer de fausses lectures qui compromettent le fonctionnement du système.

La relation entre linéarité et distorsion n'est pas purement indépendante. Les non-linéarités dans la fonction de transfert produisent une distorsion harmonique lorsque le signal d'entrée est une onde sinusoïdale pure. Inversement, la réduction de l'INL et de l'INL améliore généralement le THD et le SFDR.

Approches au niveau du système pour l'amélioration de la linéarité

Techniques d'étalonnage et de compensation de précision

L'étalonnage en usine peut éliminer les erreurs de gain fixe et de compensation, mais les corrections de non-linéarité plus difficiles exigent souvent une compensation numérique continue pendant le fonctionnement. Les ADC de précision moderne intègrent de plus en plus les moteurs d'étalonnage numériques sur puce qui mesurent et corrigent en temps réel les valeurs de NIL et DNL. Ces systèmes utilisent des tensions de référence ou des sources de courant intégrées pour caractériser la fonction de transfert, puis appliquent des cartes de correction numérique pour ajuster chaque code de sortie.

Les routines d'étalonnage externes restent également précieuses, en particulier dans les systèmes où l'ADC fonctionne sur de larges plages de température ou par des effets de vieillissement. L'étalonnage au niveau du système consiste à appliquer des tensions de précision connues à partir d'une référence externe et à enregistrer les codes numériques résultants pour construire une table de recherche de correction.

Par exemple, l'ajustement des poids DAC capacitifs internes de l'ADC pendant les essais de production peut éliminer les plus grandes non-linéarités, tandis que le post-traitement numérique gère les erreurs restantes. Cette méthode équilibrée réduit le fardeau de calcul du moteur de correction numérique tout en obtenant une excellente linéarité globale, souvent à quelques parties par million d'échelle.

Sélection de composants de haute qualité

La recherche de la linéarité commence par la sélection de chaque composant de la chaîne de signal. Les résistances de précision à faibles coefficients de température et une tolérance étroite sont obligatoires pour le réglage des tensions de gain et de référence.Les résistances à feuille métallique ou à film mince offrent généralement la meilleure combinaison de stabilité et de bruit. Les condensateurs des circuits d'échantillonnage et de retenue et des réseaux de filtres doivent présenter une faible absorption diélectrique et une capacité stable sur la tension et la température. Les diélectriques en polypropylène ou en polytétrafluoroéthylène (PTFE) sont préférés pour les applications critiques de timing et de maintien de charge.

Les références de tension nécessitent une attention particulière car leur bruit et leur dérive limitent directement la linéarité du système. Les références de Zener encastrées offrent une excellente stabilité à long terme et un faible bruit pour les applications à haute résolution, tandis que les références de bande offrent un équilibre des performances et des coûts pour des exigences de précision modérée.

Les composants de conditionnement du signal d'entrée, y compris les amplificateurs opérationnels et les amplificateurs d'instrumentation, doivent être sélectionnés pour leurs caractéristiques de linéarité plutôt que simplement pour leur produit de gain-bande. La non-linéarité de l'amplificateur, surtout lorsque les charges capacitives typiques des entrées ADC sont entraînées, introduit des harmoniques que le convertisseur ne peut pas distinguer du signal.

Architectures de signalisation différentielles

En convertissant le signal d'entrée en une paire différentielle, le bruit à mode commun et les interférences des alimentations électriques et de la commutation numérique sont effectivement annulés. Plus important encore, le fonctionnement différentiel supprime les non-linéarités d'ordre uniforme dans la fonction de transfert. Toute non-linéarité symétrique qui produit la même distorsion sur les deux chemins différentiels annule dans le processus de soustraction, ne laissant que des composants de distorsion d'ordre impair.

Les CDA entièrement différentiels offrent également un meilleur rejet de l'alimentation, ce qui est important dans les systèmes à signaux mixtes où le bruit de commutation numérique peut s'associer à des circuits analogiques sensibles. La structure différentielle double la plage de tension d'entrée efficace pour une tension d'alimentation donnée, améliorant le rapport signal-bruit et la plage dynamique.

Optimisation du circuit analogique de sortie avant

Le circuit frontal qui s'interface entre la source externe de signal et l'entrée ADC joue un rôle décisif dans l'obtention d'une linéarité élevée. Les amplificateurs tampons et les circuits d'échantillonnage et de retenue doivent se régler à la précision requise dans le temps de conversion disponible. Un temps de réglage insuffisant produit des erreurs liées au code qui se manifestent par une non-linéarité.

Les circuits d'entrée doivent maintenir une impédance de faible sortie sur toute la bande passante du signal afin d'éviter une charge dépendante du signal qui introduit une distorsion. Une technique courante consiste à utiliser un amplificateur opérationnel à haute vitesse et à faible distorsion configuré comme un tampon de gain d'unité entre la source du signal et l'entrée ADC. Le tampon doit être capable de conduire la capacité d'entrée dynamique de l'ADC, qui peut changer brusquement pendant la phase d'échantillonnage.

Les filtres anti-aliasants placés avant l'ADC éliminent les signaux hors bande qui pourraient se plier dans le bandeau et créent une distorsion en bande. Ces filtres doivent être conçus avec une atténuation suffisante de la bande de stop sans introduire leurs propres artefacts non linéaires. Les implémentations de filtres actifs nécessitent des amplificateurs à faible distorsion à la fréquence de coupure du filtre, tandis que les filtres passifs LC évitent la non-linéarité de l'amplificateur mais nécessitent une impédance minutieuse pour éviter les effets de chargement.

Stratégies de réduction des distorsions au niveau des circuits

Méthodes numériques de linéarisation et de correction

La méthode de post-traitement numérique offre des outils puissants pour réduire la distorsion qui ne peut être éliminée par des améliorations de circuits analogiques. Une approche largement utilisée est la correction polynôme, où la sortie ADC est passée par une fonction non linéaire qui inverse les caractéristiques de distorsion mesurées. Un polynôme de troisième ordre ou plus peut effectivement annuler les composants harmoniques, à condition que la distorsion soit statique et bien caractérisée. Les coefficients polynômes sont déterminés lors d'une procédure d'étalonnage à l'aide de signaux d'essai connus.

La correction de tableau de recherche (LUT) offre une plus grande flexibilité en stockant des valeurs de correction pour chaque code de sortie possible ou pour un sous-ensemble de codes avec interpolation entre eux. Les systèmes modernes basés sur FPGA peuvent mettre en œuvre de grands LUT avec une latence minimale, permettant la correction en temps réel pour des applications telles que la radio définie par logiciel et les équipements de test haut de gamme.

Les algorithmes de correction numérique adaptative surveillent en permanence la sortie de l'ADC et ajustent les paramètres de correction en fonction des propriétés statistiques du signal. Ces algorithmes peuvent suivre les changements lents dus à la dérive de température ou au vieillissement des composants sans interrompre le fonctionnement normal. Ils sont particulièrement précieux dans les systèmes qui fonctionnent sur de longues périodes sans possibilité de recalibrage, comme les plates-formes de télédétection et les équipements de surveillance industrielle.

Minimiser les non-linéarités dans la chaîne analogique de signaux

Chaque composant actif de la chaîne de signaux analogique contribue à une certaine distorsion non linéaire. La réduction de cette distorsion nécessite un biais et une sélection de points d'exploitation soigneux pour les amplificateurs et les étapes de traitement analogiques. L'opération de classe A, bien que moins efficace, fournit la meilleure linéarité parce que les appareils actifs restent dans leur région la plus linéaire tout au long de la swing de signaux.

Pour les circuits de condensateurs commutés communs aux CDA SAR et delta-sigma, la résistance des commutateurs analogiques doit être suffisamment faible et linéaire pour charger les condensateurs d'échantillonnage avec précision. La non-linéarité des commutateurs introduit des erreurs de chronométrage dépendantes du signal qui dégradent à la fois la linéarité et la performance de distorsion.

L'auto-échauffement du di modifie les valeurs des composants et les tensions de seuil pendant le cycle de conversion, créant des erreurs de signal dépendantes. La disposition soignée, le naufrage thermique et le fonctionnement du DCA bien en dessous de sa vitesse nominale maximale peuvent atténuer ces non-linéarités thermiques. Certains DCA de précision intègrent des capteurs de température sur puce pour compenser la dérive thermique en temps réel.

Filtrage, blindage et mise en page

Les interférences externes demeurent une source persistante de distorsion dans les systèmes ADC de précision. Le bruit à haute fréquence provenant du traitement numérique, des alimentations de commutation et des liaisons de communication peut s'associer au chemin d'entrée analogique et intermoduler avec le signal, créant des composants fallacieux dans la bande d'intérêt.

Le filtrage multi-étapes offre les meilleurs résultats : un filtre RC passif de premier ordre au connecteur d'entrée élimine le bruit de fréquence le plus élevé, suivi d'un filtre actif qui permet un écoulement plus net et entraîne l'entrée ADC. Les composants du filtre eux-mêmes doivent être choisis pour une faible distorsion et une performance stable sur la température.

Les sections analogiques et numériques devraient être séparées physiquement, l'ADC étant placé à la limite entre elles. La longueur des traces à l'entrée ADC devrait être réduite au minimum pour réduire l'inductance parasitaire et la capacité qui modifieraient l'intégrité du signal. Un plan terrestre continu et à faible impédance sous la section analogique fournit une trajectoire de retour propre et réduit les interférences apparentes.

Sélection d'architecture pour les exigences de demande

Les ADC de SAR sont préférés pour les applications nécessitant une excellente linéarité et une faible distorsion aux taux d'échantillonnage jusqu'à plusieurs mégaéchantillons par seconde. Leur architecture inhérente produit une fonction de transfert propre avec un contenu harmonique minimal, surtout lorsqu'ils sont mis en œuvre avec des DAC capacitifs de précision. Les ADC de SAR sont l'architecture de choix pour l'instrumentation de précision, l'imagerie médicale et le contrôle des processus industriels.[

Les CDA Delta-sigma excellent dans les applications où la haute résolution et les performances sonores excellentes sont critiques, comme le traitement audio, la surveillance sismique et la pesée. Leurs techniques de façonnage du bruit et de suréchantillonnage poussent le bruit de quantification bien au-dessus de la bande de signal, obtenant une résolution très élevée. Cependant, les convertisseurs delta-sigma peuvent présenter une distorsion plus élevée que les types SAR à faible taux de suréchantillonnage ou avec des signaux d'entrée haute fréquence.

Les CAA de pipeline offrent un équilibre de vitesse et de résolution pour les applications vidéo, de communication et radar. Leur architecture multi-étapes peut atteindre une bonne linéarité lorsqu'elle est correctement étalonnée, mais les amplificateurs de gain inter-étapes et les circuits d'échantillonnage et de retenue introduisent des mécanismes de distorsion qui nécessitent une compensation soigneuse.

Considérations pratiques en matière de conception et de compromis

La mise en œuvre des stratégies décrites ci-dessus exige un équilibre entre les exigences du système. Une linéarité plus élevée exige souvent des taux de conversion plus lents, car il faut plus de temps pour le tassement et l'étalonnage. La consommation d'énergie augmente avec la complexité des circuits d'étalonnage et l'utilisation de composants analogiques haute performance.

Pour les appareils médicaux alimentés par batterie, l'efficacité énergétique peut avoir priorité sur la meilleure linéarité absolue. Dans ces cas, le choix d'une architecture ADC avec une bonne linéarité intrinsèque et l'acceptation d'une distorsion légèrement plus élevée peut produire le meilleur résultat au niveau du système.

La stabilité de la température est un facteur critique dans de nombreuses applications. L'étalonnage effectué à une température peut ne pas tenir à une autre, en particulier avec des composants ayant des coefficients de température modestes. Les conceptions de systèmes qui fonctionnent sur de grandes plages de température nécessitent soit des composants avec une dérive de température très basse, soit des dispositions pour un recalibrage périodique.

Les systèmes conçus pour des années de service sans réétalonnage doivent soit utiliser des composants ayant une stabilité à long terme avérée, soit intégrer des mécanismes d'autoétalonnage. Cette dernière approche est de plus en plus courante dans les équipements haut de gamme, où le système peut mesurer périodiquement une tension de référence interne et mettre à jour automatiquement ses tables de correction.

Exemples de mise en oeuvre spécifique à l'application

Dans les systèmes d'imagerie médicale tels que les scanners CT et les détecteurs de rayons X numériques, les CDA de précision doivent convertir les signaux de détection de faible niveau avec une linéarité extrêmement élevée pour produire des images de diagnostic claires. La combinaison de l'architecture SAR ADC, la conception de l'avant avec des amplificateurs à faible bruit et l'étalonnage numérique permettent d'obtenir les performances requises.

Les balances industrielles et les systèmes de mesure de la force de précision utilisent des CDA delta-sigma avec une résolution très élevée et un faible bruit. La bande passante du signal est faible, souvent inférieure à 10 Hz, ce qui permet un suréchantillonnage et un filtrage étendus. La linéarité à quelques parties par million est obtenue par une combinaison de références de tension de précision, de mise en page prudente des PCB et de techniques de mesure ratiométrique qui annulent la dérive de référence.

Les infrastructures de communication reposent sur des CDA à haut rendement de la FSDR pour séparer les signaux étroitement espacés sans distorsion d'intermodulation. Les architectures de pipeline et de SAR optimisées pour des performances dynamiques sont communes. La linéarisation numérique par correction polynôme ou algorithmes adaptatifs étend la plage dynamique utilisable de 10 à 20 dB, permettant une utilisation plus efficace du spectre radio.

Résumé des principales stratégies

Pour améliorer la linéarité et réduire la distorsion de précision des systèmes ADC, il faut adopter une approche systématique qui s'adresse à toutes les étapes de la chaîne de signal. Les techniques numériques d'étalonnage et de compensation corrigent les non-linéarités statiques, tandis que la sélection minutieuse des composants garantit que l'avant analogique introduit des erreurs supplémentaires minimes.

Le choix de l'architecture ADC appropriée pour les exigences de vitesse, de résolution et de puissance de l'application simplifie le processus de conception. Les ADC SAR offrent une excellente linéarité pour les applications à vitesse modérée, tandis que les convertisseurs delta-sigma offrent une très haute résolution avec une attention particulière à la distorsion.

La conception de systèmes dans le monde réel exige un équilibre entre ces stratégies et les contraintes pratiques de coût, de puissance, de taille et d'environnement d'exploitation. Les implémentations les plus réussies commencent par une compréhension claire de la précision requise et des sources dominantes d'erreur dans l'application spécifique.

Pour plus de détails, consultez la bibliothèque d'articles techniques Analog Devices sur la conception de l'ADC de précision et la note d'application Texas Instruments sur la linéarité de l'ADC de SAR. Des conseils supplémentaires sur l'étalonnage au niveau du système peuvent être trouvés dans la note d'application Maxim Integrated sur les techniques d'étalonnage de l'ADC.