Introduction: L'évolution de l'intégration 3D

Le couplage des semi-conducteurs est devenu la pierre angulaire de la microélectronique avancée, notamment dans le développement de circuits intégrés tridimensionnels (3D). L'industrie repousse les limites de l'échelle traditionnelle des transistors, l'intégration 3D offre un chemin vers des performances plus élevées, une consommation d'énergie plus faible et une empreinte réduite en empilant verticalement plusieurs couches de dispositifs. Le couplage Wafer est la technologie habilitante qui relie physiquement et électriquement ces couches.

Cet article explore les techniques émergentes les plus prometteuses en matière de liaison à semi-conducteurs pour l'intégration 3D, les comparant aux méthodes établies, en discutant de leurs avantages et en projetant leur rôle dans les futurs appareils électroniques.

Aperçu de la liaison Wafer en 3D Intégration

Le collage des barres est le processus d'assemblage de deux ou plusieurs plaquettes semi-conducteurs, généralement du silicium, mais aussi des semi-conducteurs composés ou du verre, pour former une seule pile mécaniquement stable. Dans l'intégration 3D, cette pile est souvent éclaircie, modélisée et reliée par des interconnexions verticales (vias de silicacre, TSV).

Les techniques traditionnelles de collage des wafers comprennent :

  • Silicon Bonding direct (également connu sous le nom de collage de fusion):[ Deux surfaces de silicium poli sont mises en contact après un traitement chimique humide, puis recuites à des températures élevées (800–1100 °C) pour former des liaisons covalentes.Cette méthode produit des liaisons exceptionnellement fortes, mais nécessite des surfaces planes extrêmement propres et ne peut tolérer des erreurs significatives dans le coefficient d'expansion thermique (CTE).
  • Couchage adhésif:[ Une couche intermédiaire de polymère (p. ex. BCB, SU‐8) est utilisée pour adhérer aux wafers. Il s'agit d'une couche à basse température et qui pardonne à la topographie de surface, mais le polymère se dégrade à des températures de transformation élevées et peut introduire des préoccupations de fiabilité liées à l'exténuation ou à l'absorption d'humidité.
  • Fonctionnement anodique:[ Une tension est appliquée sur une galette de silicium et une galette de verre (ou autre ion-conducteur) à des températures modérées (~300–500 °C), créant une liaison permanente par migration d'ions.
  • Condensation de l'eutectique et du souder :[ Les couches métalliques (p. ex. Au‐Sn, Cu‐Sn) sont utilisées pour former un alliage à faible point de fusion à l'interface.Ces méthodes fournissent d'excellentes connexions électriques, mais elles impliquent souvent des résidus de flux et ont une évolutivité limitée pour les applications de pointe fine.

Chaque technique traditionnelle a des compromis en termes de température, de pression, de propreté et de compatibilité des matériaux. Les techniques émergentes visent à surmonter ces limitations tout en respectant le pas plus serré, le budget thermique plus faible et les piles de matériaux hétérogènes nécessaires à l'intégration 3D moderne.

Techniques émergentes de fixation des rainures

1. L'endossement actif au plasma (APB)

La liaison par plasma utilise un plasma à basse pression (oxygène, azote ou argon) pour traiter les surfaces de wafer avant de les mettre en contact. Le plasma crée des surfaces hydrophiles à haute densité de groupes OH, augmentant de façon significative l'énergie de surface. Cela permet de la liaison à température ambiante ou à basse température (p. ex. 200–400 °C) par rapport aux >1000 °C nécessaires pour la liaison directe conventionnelle.

L'avantage clé est la réduction de la contrainte thermique, qui est critique lors de la liaison des plaquettes avec différents CTE ou lorsque les couches de dispositif sont déjà modélisées. PAB a été démontré avec succès pour le silicium-à-silicium, le silicium-à-verre, et même le nitride de silicium-à-gallium. Des recherches récentes ont exploré l'utilisation de traitements plasmatiques séquentiels pour améliorer la résistance des liaisons et réduire la formation de vide. Une étude 2022 dans Matériels Science in Semiconductor Processing] a montré qu'une séquence plasmatique optimisée de l'argon d'oxygène peut atteindre des énergies de liaison supérieures à 2,5 J/m2 à 300 °C.

Malgré sa promesse, PAB exige un contrôle minutieux des paramètres plasmatiques pour éviter les dommages de surface et la contamination des particules. La technique est également sensible aux couches d'oxyde natives, ce qui la rend moins simple pour les applications de collage de cuivre-hybride.

2. Laser-Assisted Bonding

Le collage assisté par laser met l'accent sur une diode laser de haute puissance ou un faisceau laser pulsé sur l'interface de liaison, en chauffant sélectivement une fine couche de matériau absorbant (souvent un métal ou un adhésif organique spécialisé) tandis que la majeure partie de la plaquette reste froide. Ce chauffage localisé réduit considérablement le budget thermique global, permettant de relier des dispositifs sensibles à la température tels que les photodétecteurs III‐V ou les substrats organiques sur des plaques de commande en silicium.

La technique offre un traitement rapide et sans masque et une haute résolution spatiale, importante pour la liaison die-to-wafer dans les paquets 3D avancés. Par exemple, un papier de 2023 dans IEEE Transactions on Components, Packaging and Manufacturing Technology décrit un processus de liaison assisté par laser pour les écrans micro-LED où des interconnects de 10 μm-pitch ont été formés avec une précision d'alignement de <1 μm.

Cependant, la liaison assistée par laser est un processus en série qui limite le débit pour la liaison à grande surface de wafer. Des approches hybrides combinant la pré-liaison laser et un annel à basse température sont étudiées pour améliorer la productivité.

3. Couverture à froid (couverture à ultrasons)

La liaison à froid à coin applique une énergie ultrasonore et une pression modérée aux plaquettes à température ambiante. La vibration ultrasonore ne génère de chaleur de frottement qu'à l'interface, provoquant une déformation plastique locale et une liaison métal-métal (généralement du cuivre ou de l'or) sans fondre le matériau en vrac. Cette technique est particulièrement utile pour la liaison de plaquettes très fines (<50 μm) qui, autrement, se fausseraient ou se fissureraient sous charge thermique.

La liaison par ultrasons est largement utilisée dans le collage par fil et est maintenant adaptée aux processus à échelle de wafer. Un défi clé est d'assurer une distribution uniforme de l'énergie sur toute la zone de la galette. La recherche actuelle porte sur les conceptions multitransducteurs et la surveillance acoustique en temps réel pour améliorer l'uniformité. Une revue 2021 dans Microélectronique Fiabilité[ a souligné que la liaison par coin froid peut atteindre des forces de cisaillement supérieures à 40 MPa sur les interfaces cuivre-cuivre, ce qui la rend compétitive avec la liaison par compression thermique.

Les limites comprennent la nécessité de surfaces planes miroir et la possibilité de dommages acoustiques aux fragiles diélectriques à faible k. Néanmoins, pour des applications comme la mémoire empilée et le flash 3D NOR, la liaison ultrasonore gagne en traction.

4. Brides activées en surface (SAB)

La liaison activée par la surface repose sur le nettoyage par un épurateur à haute température des surfaces de la galette (généralement avec un faisceau d'ions argon) pour éliminer les oxydes et contaminants indigènes, exposant les liaisons de la cuvette. Lorsque les surfaces nettoyées sont mises en contact sous vide, de fortes liaisons atomiques se forment spontanément à température ambiante.

SAB a été démontré pour la liaison à basse température du silicium au silicium, mais est encore plus attrayant pour intégration hétérogénique—en rejoignant des matériaux dissemblables tels que le silicium au niobate de lithium, ou le silicium au diamant. Un inconvénient majeur est la nécessité d'UHV (<10⁻⁶ Pa) chambers, which adds cost and complexity. However, recent advances in SAB modifié qui utilisent une couche mince de dépôt d'oxyde de silicium avant de se lier ont des exigences de vide assouplies tout en conservant une excellente résistance de liaison. Une étude dans Japanese Journal of Applied Physics[ (2020) a rapporté que SAB modifié peut produire des liaisons avec des énergies d'interface >3 J/m2 à 150 °C.

5. Obligations hybrides directes (Cu‐SiO2 Hybrid Bonding)

La liaison hybride est devenue la technique de pointe pour l'intégration 3D à haute densité, en particulier dans les capteurs d'images CMOS et les piles avancées de mémoire logique (p. ex., le V‐Cache 3D d'AMD). Dans la liaison hybride, les tampons en cuivre sont intégrés dans une matrice diélectrique de dioxyde de silicium (ou SiCN). Les plaquettes sont d'abord alignées, puis collées à température ambiante par des forces de van der Waals diélectriques, suivies d'un anné post-bond (250–400 °C) qui provoque l'interdiffusion cuivre-cuivre.

Parmi les innovations récentes, on peut citer l'utilisation de Liners SiCN[ au lieu de SiO2 pour le diélectrique, ce qui améliore la résistance à l'humidité et réduit la diffusion du cuivre. Les matériaux appliqués et d'autres fournisseurs d'équipement ont introduit des outils qui permettent la liaison hybride avec des particules de moins de 0,1 défaut/cm2, un catalyseur essentiel pour la fabrication de volume.

Les principaux défis sont les exigences strictes en matière de planéité et de propreté (les particules >0,1 μm peuvent causer des zones non liées). Néanmoins, la liaison hybride est maintenant étendue à multi-wafer empilage et même die‐to‐wafer liaison hybride, qui sera essentielle pour les futures SOC 3D.

6. Combler temporairement sans adhésif pour la minceur

Bien que ce ne soit pas une technique de collage finale, le collage temporaire des wafers est une étape cruciale de l'intégration 3D. Les adhésifs traditionnels utilisés pour fixer une wafer porteuse doivent être enlevés après l'éclaircie, qui peut prendre du temps et introduire des résidus.

  • L'assemblage électrostatique[ à l'aide d'un support à électrode, où une tension appliquée serre la plaque de l'appareil.
  • Van der Waals collant de wafers ultra polis sans colle, permettant un décollement propre après éclaircir par une glissière thermique.
  • Décollage laser où une couche de libération à absorption de lumière est instantanément vaporisée par un laser pulsé, ne laissant aucun résidu.

Ces méthodes de collage temporaire améliorent la propreté des processus et réduisent l'exposition thermique totale, ce qui est particulièrement bénéfique pour les appareils sensibles à la puissance tels que DRAM ou RF‐SOI.

Avantages des techniques émergentes par rapport aux méthodes classiques

Les nouvelles techniques de collage des wafers offrent plusieurs avantages convaincants :

  • Budget thermique inférieur:[ De nombreuses méthodes émergentes fonctionnent à température ambiante ou en dessous de 300 °C, réduisant de façon drastique la distorsion des wafers, les défauts induits par le stress et la diffusion des dopants ou des métaux.
  • Intégration hétérogénique:[ Les techniques comme la liaison PAB, SAB et hybride permettent la liaison de matériaux avec différents CTE, constantes de réseau ou points de fusion (par exemple, liaison InP sur Si).
  • Échelle d'interconnexion de points finis:[ La liaison hybride supporte déjà les emplacements en dessous de 1 μm, et les extensions futures peuvent atteindre 0,5 μm, ce qui permet des milliers de connexions verticales par millimètre carré.
  • Fiabilité améliorée: Les liaisons covalentes ou métalliques solides formées à basse température ont moins de vides et une meilleure stabilité à long terme par rapport aux adhésifs polymériques.
  • Compatibilité avec les flux de CMOS existants:[ Beaucoup de ces techniques sont des processus secs, basés sur le vide qui peuvent être intégrés dans les outils existants de fab avec un risque de contamination minimal.

Ces avantages sont l'adoption dans la fabrication en grand volume, en particulier pour la mémoire (HBM, 3D NAND), les capteurs d'image (CMOS empilés), et la logique (FPGA et piles CPU).

Applications à la recherche d'innovation

Mémoire à bande haute (HBM) et DRAM 3D

Dans HBM2E et HBM3, jusqu'à 12 matrices DRAM sont empilées en utilisant des TSV et des micro-bumps, la pile étant liée à une base logique. Des techniques émergentes comme la liaison hybride peuvent réduire le tangage entre les canaux de mémoire, augmentant la bande passante tout en diminuant la puissance par bit. Samsung et SK Hynix ont tous deux annoncé des plans pour adopter la liaison hybride pour les futures piles de mémoire.

Capteurs d'images CMOS (CIS)

Le CIS empilé, où le tableau de pixel est lié à une puce logique pour lecture, se rattache à la liaison hybride avec les connexions cuivre-cuivre. Cela élimine le besoin de butées ADC colonne parallèle et réduit la taille des pixel. Sony , les capteurs Exmor RS sont un exemple de premier choix, utilisant la liaison hybride Cu-Cu avec 2 μm de pas.

Optoélectronique compacte

L'intégration des lasers ou des modulateurs III‐V sur des circuits photoniques en silicium nécessite une liaison à basse température pour éviter de dégrader le matériau III‐V. PAB et SAB sont en cours d'exploration pour y parvenir avec un alignement sous‐100 nm. Les IC photoniques qui en résultent pourraient permettre des interconnexions optiques à l'échelle du térabit.

Dispositifs d'alimentation et GaN‐on‐Si

Le collage par rainure est utilisé pour transférer les couches épitaxiales GaN sur des substrats Si ou diamant pour une meilleure gestion thermique. Le collage par coin froid et le PAB permettent le transfert sans fissuration de la couche GaN, permettant des transistors à haute tension avec une meilleure dissipation de la chaleur.

Défis et questions ouvertes

Malgré leur promesse, les techniques émergentes sont confrontées à plusieurs obstacles avant d'être largement adoptées :

  • Typtomisation vs précision:[ Les processus de série comme la liaison laser ou ultrasonore doivent être gradués en débit de niveau wafer sans compromettre la précision de l'alignement.
  • Le contrôle des particules et des vides:[ Le collage hybride et le SAB nécessitent une propreté de surface presque parfaite. Même une seule particule de 0,1 μm peut causer une grande zone non liée, tuant le rendement.
  • Métrologie: Caractériser la qualité des liaisons aux échelles des sous-micromètres est difficile. La microscopie acoustique à haute résolution, la thermographie infrarouge et les structures d'essai électriques évoluent pour répondre à ce besoin.
  • Compatibilité du matériau:[ Certaines méthodes de collage nécessitent des terminaisons de surface spécifiques (p. ex., haute densité de OH pour PAB), qui peuvent ne pas être réalisables sur tous les matériaux sans traitements chimiques supplémentaires.
  • Coût: Les procédés basés sur l'UHV (SAB) ou les systèmes laser exotiques ajoutent des coûts initiaux en capital. Toutefois, la réduction globale des coûts au niveau du système par suite de l'amélioration du rendement et du rendement peut compenser ces investissements pour les puces de grande valeur.

Perspectives et orientations de la recherche

L'évolution de la liaison wafer s'accélère, notamment en ce qui concerne :

  • La combinaison de PAB pour les surfaces diélectriques avec un pré-collage ultrasonore pour les coussinets métalliques pourrait permettre d'obtenir en une seule étape des liaisons diélectriques fortes et des contacts électriques à faible résistance.
  • Innovation d'alignement au niveau des Wafer: Les caméras d'interférométrie et d'alignement bi-face de Moiré atteignent la précision de superposition de sous‐100 nm, nécessaire pour la liaison hybride de hauteur de sub‐0,5 μm.
  • Intelligence artificielle dans le contrôle des processus:[ Des modèles d'apprentissage automatique sont formés pour prédire la qualité des liaisons à partir de la réflectivité de surface, du nombre de particules et des paramètres plasmatiques, permettant des ajustements en temps réel.
  • Intégration avec traitement de l'arrière-plan:[ L'intégration 3D se déplaçant vers des emplacements plus fins, le collage devra être compatible avec les diélectriques à faible k et la métallisation BEOL avancée.

Au cours de la prochaine décennie, on peut s'attendre à ce que la liaison wafer évolue d'une étape d'emballage de niche à un processus de base avant intégré sans faille à la fabrication de transistors. La transition de la liaison micro-bump à la liaison hybride à interconnecte directe-bond (DBI) permettra de véritables systèmes 3D sur puce (SoCs) qui combinent logique, mémoire et capteurs dans une pile 3D monolithique.

Pour en savoir plus: Pour un examen approfondi des développements récents, voir cet article 2019 dans Journal of Solid State Science and Technology[ sur la liaison à plasma pour l'intégration hétérogène, et la feuille de route pour l'intégration hétérogénique IEEE pour les perspectives de l'industrie.

Conclusion

Les techniques émergentes – plasma-activated, laser-assied, froid coin, surface-activated et hybride-collage direct – permettent des niveaux sans précédent d'intégration 3D. En réduisant les budgets thermiques, en augmentant la compatibilité des matériaux et en réduisant les emplacements d'interconnexion, ces méthodes conduisent à la prochaine génération de systèmes électroniques performants et performants. La recherche continue sur le contrôle des processus, la métrologie et l'intégration multitechnique permettra de consolider encore davantage le collage des wafers en tant que catalyseur fondamental de l'avenir de l'industrie des semi-conducteurs.