Présentation

La demande constante de dispositifs portables plus petits, plus minces et plus riches en fonctionnalités place une pression extrême sur les concepteurs de circuits imprimés (PCB). Les téléphones intelligents, les portables, les implants médicaux et les appareils IoT portatifs nécessitent tous une électronique complexe pour être emballés dans des volumes qui se rétrécissent avec chaque génération de produits. Le PCB est l'épine dorsale de ces systèmes, et son routage – la disposition des traces de cuivre qui relient les composants – doit être exécuté avec précision chirurgicale.

Cet article fournit un guide complet sur les techniques, les outils et les meilleures pratiques pour atteindre un routage dense et performant dans les limites étroites des appareils portables. Nous allons couvrir les stratégies fondamentales, les méthodes avancées comme les microvias et les composants embarqués, les considérations d'intégrité du signal et de la puissance, le routage thermique, la conception pour la fabrication, et les capacités logicielles qui rendent tout possible.

Comprendre les contraintes liées aux facteurs de forme

Les contraintes de forme des facteurs pour les appareils portables vont au-delà de simples dimensions physiques.Les ingénieurs doivent composer avec les limites de poids, le volume de la batterie, le placement de l'antenne, les emplacements de l'interface utilisateur et les chemins de dissipation thermique.Ces contraintes sont souvent codifiées dans les modèles CAO mécaniques qui définissent les zones de rétention, les restrictions de hauteur des composants et les formes de contours des panneaux qui peuvent être irrégulières ou inclure des découpes pour connecteurs, caméras ou haut-parleurs.

Les contraintes les plus courantes sont notamment les suivantes :

  • Épaisseur de la paroi:[ Souvent limitée à 0,8 mm ou moins pour les dispositifs minces, ce qui force l'utilisation de moins de couches de cuivre et de diélectriques plus minces.
  • Densité du composant:[ Des nombres élevés de composants par centimètre carré laissent peu de place aux canaux de routage.
  • Hauteur de l'axe des Z:[ Les composants de grande taille sur les côtés supérieur et inférieur réduisent l'espace disponible pour les transitions de couches.
  • E/S enclavée :[ Les connecteurs et les points d'essai doivent être accessibles, souvent sur le bord du tableau ou dans des zones spécifiques.
  • Shielding et mise à la terre:[ Les sections RF nécessitent des plans au sol dédiés et l'isolement, augmentant la complexité de l'acheminement.

La compréhension de ces contraintes au début du processus de conception permet à l'ingénieur de la mise en page des BPC de prendre des décisions éclairées sur la mise en place des couches, par l'intermédiaire des types et du placement des composants, en établissant la scène pour une optimisation réussie du routage.

Techniques d'optimisation de l'acheminement des données

Avant de se tourner vers des méthodes exotiques, chaque concepteur doit maîtriser les techniques de base qui constituent la base d'un itinéraire efficace dans l'espace.

Placement de la composante stratégique

Le placement est la seule étape la plus influente dans l'optimisation du routage. Un placement bien organisé des composants réduit la longueur des traces, minimise les transitions de couches et crée des canaux de routage clairs.

  • Grouper les circuits liés à la fonction (p. ex., gestion de l'énergie, RF, logique numérique) en zones.
  • Placer les dispositifs à haut débit (BGA, QFN) au niveau central pour permettre l'évacuation des ventilateurs dans toutes les directions.
  • Orienter les composants vers les directions de routage préférées – par exemple, les traces horizontales sur une couche, verticales sur la prochaine (routage orthogonal).
  • Maintenir les condensateurs de contournement le plus près possible de leurs goupilles électriques CI respectives pour minimiser l'inductance de boucle.
  • Utiliser le schéma de la carte comme guide : placer les connecteurs et les composants orientés vers l'utilisateur d'abord, puis travailler vers l'intérieur.

Le raffinement itératif du placement, souvent aidé par la visualisation 3D, est essentiel. Quelques millimètres de réglage peuvent ouvrir un chemin critique de routage ou éliminer un changement de couche.

Gestion des calques et conception de la mise en place

La mise en place de la couche définit le nombre de couches de routage et leur disposition. Dans les appareils portables, la tendance est à augmenter le nombre de couches tout en maintenant l'épaisseur globale faible, en utilisant des matériaux de pré-pré-plage plus minces et de noyau.

  • 6-couche:[ Deux couches de signal externe, deux plans de sol intérieur, deux couches de puissance intérieure/signale. Cela fournit une excellente répartition de blindage et de puissance pour les panneaux à densité modérée.
  • 8- à 12 couches: Utilisé pour les conceptions à haute densité avec des domaines de puissance multiples et des signaux à grande vitesse. Des couches supplémentaires permettent des couches de routage dédiées pour des bus spécifiques (p. ex., mémoire DDR, MIPI).
  • HDI (High Density Interconnect) empilements:[ Combiner plusieurs couches microvia avec des vias conventionnels pour obtenir une densité de routage plus élevée sans augmenter l'épaisseur.

Les ingénieurs doivent répartir stratégiquement les couches. Affecter les groupes de signaux critiques aux couches adjacentes aux plans de référence pour le contrôle de l'impédance. Réserver une ou deux couches pour la distribution de puissance (plans fractionnés pour différentes tensions).

Règles de largeur, espacement et dégagement des traces

Pour une exigence donnée en matière de courant et d'isolation, les concepteurs doivent calculer la largeur de trace minimale et l'espacement qui satisfait à la fois les contraintes électriques et les contraintes de fabrication.

  • Capacité de charge actuelle:[ Utiliser les normes IPC-2152 ou IPC-2221B pour déterminer la largeur d'une élévation de température donnée.Dans les appareils portables, les courants moyens sont faibles, mais les courants de pointe (p. ex., pour les amplificateurs de puissance RF) exigent des traces plus larges ou des vers de cuivre.
  • Pour les signaux à grande vitesse (DDR, USB, HDMI), la largeur de trace et l'espacement vers le plan de référence déterminent l'impédance caractéristique (généralement 50 γ à un seul bout, différence de 90 à 100 ↓).
  • Tolérances de fabrication:[ La trace/espace minimum peut être de 3/3 mil (0,076 mm) pour les PCB standard, mais les processus HDI peuvent atteindre 2/2 mil ou même 1/1 mil. Les règles plus strictes augmentent le coût et le risque de rendement, donc n'en utiliser que si nécessaire.
  • Clause au bord du panneau et trous:[ Maintenir une clairance adéquate (p. ex. 0,3 mm du bord du panneau) pour éviter les dommages aux traces pendant la dépanélisation.

Les outils modernes d'AED permettent aux concepteurs de définir plusieurs ensembles de règles (par exemple, une règle stricte pour les zones à forte densité, une règle détendue pour les signaux à faible risque) et de les appliquer à des classes ou régions nettes spécifiques.

Utilisation et optimisation

Les voies sont essentielles pour le routage des signaux entre les couches, mais elles consomment la surface de la planche et introduisent l'inductance parasitaire et la capacité.

  • Réduction de la taille de la voie: Les vias mécaniques standard ont un diamètre de trou fini de 0,2 à 0,3 mm et un diamètre de paillasson de 0,4 à 0,5 mm. Cependant, des vias plus petits (0,15 mm, paillasson de 0,3 mm) sont disponibles avec forage avancé.
  • Via-in-pad:[ Placer directement les vias sur les tampons de composants permet d'économiser de l'espace, mais nécessite un remplissage (avec époxy conductrice ou non conductrice) pour empêcher le wilcage de soudure.
  • Via tenting:[ Couverture par des tampons avec une masque à souder pour permettre le routage sur la surface utile en augmentant.
  • Coutures de la voie:[ Utiliser plusieurs petits vias pour connecter les plans au sol tout en minimisant l'inductance – essentielle pour l'intégrité RF et la puissance.

Les outils EDA sont automatiques par insertion et par génération de motifs (par exemple, via des fermes pour l'échappement BGA). L'optimisation manuelle implique une réorganisation des vias pour s'aligner sur les canaux de routage et supprimer les vias redondants.

Algorithmes d'acheminement et raffinage manuel

Bien que les auto-routeurs se soient considérablement améliorés, ils sont rarement suffisants pour des conceptions portables à haute densité sans une orientation étendue de l'utilisateur.

  • Roating interactif:[ Utilisez le routage push-and-shove, qui déplace dynamiquement les traces existantes hors de la voie quand une nouvelle trace est placée. Cela permet au concepteur de maintenir le contrôle tout en tirant parti de l'algorithme de résolution de conflits de l'outil.
  • Acheminement du bus:[ Router les signaux parallèles simultanément (p. ex. bus d'adresse, bus de données) pour assurer une longueur et un espacement cohérents.
  • Fenêtre manuelle: Pour les BGA et les connecteurs denses, planifiez manuellement le motif d'échappement (p. ex., l'os du chien vs. via-in-pad) avant d'utiliser le routeur automatique pour des traces plus longues.
  • Nettoyage post-route :[ Utilisez automatiquement le lissage, l'optimisation de la largeur des traces et la vérification de la clairance pour finaliser.

Les concepteurs expérimentés traitent le routage comme un processus itératif : mise en page, examen, remplacement des composants, ajustement des règles et redirection jusqu'à ce que les objectifs de densité et de performance soient atteints.

Techniques avancées pour les conceptions en alternance spatiale

Lorsque les techniques de base ne suffisent pas à satisfaire aux exigences de la formation des facteurs, les concepteurs doivent adopter des approches plus sophistiquées qui repoussent les limites de la fabrication standard de BPC.

Microvias et technologie de l'IDH

Les microvias sont des vias percés au laser avec un diamètre généralement inférieur à 0,15 mm. Elles peuvent être empilées ou décalées sur plusieurs couches, ce qui permet une densité de routage extrêmement élevée. Les cartes HDI (High Density Interconnect) utilisent des microvias pour remplacer les vias plus grands, libérant de l'espace sur les couches intérieures et permettant plus de canaux de routage sur les couches extérieures.

  • Éventail de BGA à point fin (à 0,4 mm de hauteur ou moins).
  • Signalisations d'acheminement sur les couches intérieures sans usage de surface avec de grands vias.
  • Création via des piles qui agissent comme des interconnections verticales avec une empreinte minimale.

La conception avec microvias nécessite une planification minutieuse de la mise en place de la pile : chaque microvia type (1-N-1, 2-N-2, etc.) définit le nombre de cycles de laminage et affecte le coût.

Vias aveugles et enterrées

Les vias aveugles relient une couche externe à une ou plusieurs couches intérieures mais ne traversent pas la carte entière. Les vias enterrés ne relient que des couches intérieures et sont invisibles de la surface. Ces vias réduisent le nombre de couches externes par le biais, laissant plus de place pour le placement des composants et le routage de la surface. Ils sont particulièrement utiles pour:

  • Connecter des plans d'alimentation sans utiliser de vias qui briseraient la continuité du plan au sol.
  • Signalisations d'acheminement sous BGAs où la surface est à une prime.
  • Mise en œuvre de empilements complexes où seules certaines couches ont besoin d'être interconnectées.

L'échange est un coût de fabrication plus élevé et des délais de livraison plus longs, mais le gain de densité de routage peut être important.

Composants intégrés

L'incorporation de composants passifs (résistances, condensateurs) ou même de CI actifs dans le substrat de PCB permet d'économiser la surface et de réduire l'inductance parasitaire.

  • En utilisant des condensateurs enterrés (couches minces diélectriques) pour le découplage, remplacer les condensateurs de surface.
  • Embauche des résistances dans les couches internes de cuivre par gravure du matériau résistant.
  • Placer les CIs à nu ou conditionnés dans des cavités ou entre des couches, puis les stratifier.

La technologie des composants embarqués est encore relativement spécialisée et ajoute à la complexité de la fabrication, mais elle offre la réduction ultime des facteurs de forme pour les articles portables et les dispositifs médicaux de la prochaine génération.

Sections de PCB souples et rigides

Les substrats flexibles (polyimides) permettent au panneau de plier, qui peut être utilisé pour envelopper les structures internes ou s'intégrer dans des boîtiers incurvés. Les PCB rigides-flex combinent des sections rigides pour le montage des composants avec des sections flexibles pour l'interconnexion, l'élimination des connecteurs et la réduction du volume global.

  • Maintenir le rayon de courbure minimal pour éviter toute fissure.
  • Utilisez des sections dynamiques (qui se déplaceront pendant l'utilisation de l'appareil) avec des exigences de routage plus souples.
  • Utilisez des couches décalées et des tampons de largage pour améliorer la fiabilité des transitions flex-rigides.

Les sections flexibles peuvent également servir d'antennes, de remplacement de câbles ou d'éléments structurels, ce qui les rend inestimables pour les appareils ultraminces comme les téléphones pliables et les montres intelligentes.

Intégrité du signal et intégrité de la puissance dans les conceptions compactes

Dans les appareils portables, les interfaces à grande vitesse (USB 3.x, PCIe, MIPI DSI/CSI, DDR4/5) coexistent avec des circuits sensibles analogiques et RF. De mauvais choix de routage peuvent conduire à la dégradation des signaux, EMI, et le bruit d'alimentation, causant des défaillances fonctionnelles.

Contrôle de l'impédance et lignes de transmission

Pour les filets critiques, les concepteurs doivent définir les traces d'impédance contrôlées en fixant la largeur des traces, l'épaisseur diélectrique et la distance par rapport aux plans de référence.

  • Utilisez des calculatrices d'impédance intégrées dans l'outil EDA (p. ex. Polar Si8000) pour modéliser la pile.
  • Évitez de faire passer les signaux à grande vitesse sur des plans de référence divisés; si cela est inévitable, ajoutez des points de couture près de la transition.
  • Les paires différentielles de parcours avec longueurs correspondantes et espacement constant, en utilisant des méandres si nécessaire.
  • Simuler des filets critiques avec un résolveur de champ pour vérifier l'impédance et le retard de propagation.

Conception du réseau de distribution d'électricité (PDN)

Les cartes compactes ont souvent un cuivre limité pour la distribution de puissance, ce qui entraîne des problèmes de chute de tension en courant continu et d'impédance en courant alternatif.

  • Utilisez des plans d'alimentation dédiés avec le moins de scissions possible. Pour les tensions multiples, utilisez le cuivre verse sur les couches de signal avec de larges traces.
  • Placez les condensateurs de découplage le plus près possible de la charge, avec de courtes traces larges vers le tampon et par le biais de minimiser l'inductance. Utilisez plusieurs vias par tampon condensateur.
  • Considérer les couches de capacité intégrées (pouvoir mince/diélectrique au sol) pour le découplage à haute fréquence.
  • Simuler l'impédance PDN en utilisant des outils comme Ansys SIwave ou Cadence Sigrity pour identifier les pics de résonance.

IEM et atténuation des interférences

Le routage dense augmente le crosstalk et l'IME.

  • Maintenir les traces de garde (cuivre à la terre) entre les signaux bruyants et sensibles.
  • Utiliser des vias de couture plan au sol pour réduire la surface de boucle pour les courants de retour.
  • Séparer les signaux à grande vitesse des circuits analogiques et RF par au moins 3-5 fois la hauteur diélectrique.
  • Enforcement d'une direction de routage uniforme sur les couches adjacentes (orthogonales) afin de minimiser l'accouplement à large face.
  • Ajouter des perles ferrites ou des résistances de série sur les lignes d'E/S bruyantes au besoin.

Stratégies d'acheminement thermique

Les appareils portables génèrent de la chaleur des processeurs, des amplificateurs de puissance et des batteries, mais ils ont un débit d'air limité et de petits puits de chaleur.

  • Vis thermiques:[ Placer des tableaux de petits vias sous des composants chauds (p. ex., IC de puissance, pilotes LED) pour transférer la chaleur vers des plans en cuivre intérieur ou une couche thermique dédiée. Remplir des vias avec du matériau conducteur thermique si possible.
  • Copper verse:[ Utilisez de grandes zones de cuivre sur les couches extérieures pour l'épandage de chaleur, mais évitez de créer de grandes îles déconnectées qui rayonnent EMI. Connectez-vous vers les plans de terre avec par couture.
  • Conserver les composants sensibles à la chaleur loin:[ Traces de route qui transportent un courant significatif (lignes de batterie) autour des points chauds pour éviter d'exacerber les contraintes thermiques.
  • Pilotage de la couche de chaleur:[ Dans les cas extrêmes, utiliser un PCB à noyau métallique (MCPCB) ou ajouter un matériau d'interface thermique entre la carte et le châssis.

Conception pour la fabrication (DFM) et considérations d'assemblage

La densité de routage a des incidences directes sur le rendement et les coûts. Les règles de la DFM doivent être respectées pour que la planche puisse être fabriquée et assemblée de façon fiable :

  • Anneau annulaire minimal:[ S'assurer que le dégagement du perçage au cuivre répond aux capacités du manufacturier (par exemple, 0,1 mm pour les microvias, 0,15 mm pour les vias).
  • Remplissage en couche de Via: Précisez si les vias seront remplis d'époxy conductif ou non conductible et planifiez le nivellement du revêtement.
  • Alignement de la tâche:[ Laisser une bande de soudure suffisante entre les coussinets pour empêcher le raccordement de la soudure.
  • Panélisation: Ajouter des trous d'outillage et des morsures de souris qui n'interfèrent pas avec le routage.
  • Points d'essai: Inclure des points d'essai via ou par tampon pour les essais de TCI ou de sonde volante, même dans des conceptions denses.

Il est recommandé de consulter rapidement le fabricant de BPC; il peut fournir des règles et des capacités de conception précises qui influent sur les décisions d'acheminement.

Outils et logiciels pour l'acheminement optimisé

Des outils modernes de conception de PCB sont indispensables pour gérer la complexité du routage des appareils portables.

  • Gestion de la configuration :[ Des outils comme Altium Designer Constraint Manager ou Cadence Allegro Constraint Manager permettent de définir les classes nettes, les autorisations, les cibles d'impédance, les règles de paire différentielle et l'appariement de longueur.
  • Autorouteur avec stratégie:[ Autorouteurs haut de gamme (p. ex., routeur de PCB Cadence OrCAD, routeur de PAD Mentor) peuvent manipuler des panneaux denses lorsqu'ils sont guidés par des modèles topologiques et des règles régionales.
  • 3D visualisation:[ Les vues 3D intégrées aident à vérifier l'ouverture du composant, le contour du tableau et le routage dans le contexte de l'enceinte. Des outils comme Altium Designer 3D[ ou les connecteurs SolidWorks PCB facilitent la co-conception mécanique-électrique.
  • Simulation d'intégrité des signaux: Simuler la pré- et la post-mise en place avec des outils comme HyperLynx, Ansys SIwave ou Cadence Sigrity pour vérifier l'impédance, le crosstalk et les diagrammes oculaires sans construire de prototypes.
  • Simulation thermique:[ Des outils comme FloTHERM ou Ansys Icepak peuvent prédire des points chauds et guider la chaleur par placement.
  • Contrôle DFM:[ Utiliser des outils intégrés en RDC ou externes (p. ex. Valor, BluePrint-PCB) pour attraper les problèmes de fabrication tôt.

Le choix de l'outil dépend du budget, de l'expérience de l'équipe et de la complexité de la conception. Les options open-source comme KiCad ont amélioré la gestion des contraintes et la vue 3D, ce qui les rend viables pour des conceptions moins extrêmes.

Conclusion

En maîtrisant les techniques de base – placement des composants, gestion des couches, par l'utilisation et optimisation des traces – et en appliquant des méthodes avancées comme les microvias, les composants embarqués et les circuits flexibles, les concepteurs peuvent emballer des fonctionnalités toujours croissantes dans des paquets plus petits. L'équilibre de ces stratégies de routage avec l'intégrité du signal, l'intégrité de la puissance, la gestion thermique et DFM garantit que le produit final ne s'adapte pas seulement mais fonctionne de manière fiable.

La clé du succès est une approche méthodique et itérative : définir des contraintes mécaniques et électriques claires, tirer parti des outils modernes d'EDA, simuler les aspects critiques tôt et collaborer étroitement avec les partenaires de fabrication.