אסטרטגיות אופטימיזציה של כוח במערכות דיגיטליות מבוססות Fpga

צריכת חשמל היא גורם קריטי במערכות דיגיטליות מבוססות FPGA, במיוחד עבור יישומים ניידים ויעילים באנרגיה.הטמעת אסטרטגיות אופטימיזציה יעילות של כוח יכול להאריך את תוחלת החיים של המכשיר ולצמצם עלויות התפעוליות. מאמר זה חוקר טכניקות נפוצות המשמשות לייעל את הכוח בעיצובים FPGA.

חסכון באנרגיה דינמי

כוח דינמי הוא בעיקר בשל העברת פעילות בטכניקות FPGA. כגון שעון גשוני עיצוב שיטות תכנון מודע כוח לעזור למזער מעבר מיותר.שעון מנפח שעונים בלתי פעילים למודולים לא פעילים, צמצום החלפת כוח וצריכה כוללת.

פשטות ותדירות גבוהה

התאמת מתח האספקה ותדירות התפעולית יכולה להפחית משמעותית את צריכת החשמל.הורדת מתח ורמות תדירות במהלך תקופות של פעילות נמוכה להפחית את הכוח הדינמי ללא סיבוכים ביצועי מערכת כאשר מהירות מלאה היא מיותרת.

אופטימיזציה

ניצול משאבים יעיל כרוך אופטימיזציה של היגיון, זיכרון, ו routing כדי למזער את האזור הפעיל של FPGA.טכניקות כוללות שימוש משפחות FPGA בעלות כוח נמוך, אופטימיזציה של סינתזה לוגי, וצמצום אלמנטים לוגיים מיותרים.

ניהול כלים

• כלי הערכת חשמל וניתוח
• Power-aware סינתזה ומיקום
• עקבו אחרי Power Monitor
• מתח דינמי ותדירות (DVFS)