גישה לעוצמה במערכות זיכרון היררכיות

מערכות זיכרון היררכיות נועדו לייעל את זמני הגישה לנתונים על ידי ארגון זיכרון לרמות שונות, כגון שפי, זיכרון מרכזי ואחסון. Calculating Access latency כרוך בהבנה של הזמן שנדרש כדי לאחזר נתונים מכל רמה והסתברות של גישה לכל רמה.

הבנה של זיכרון ההיררכיה

היררכיות זיכרון בנויות כדי לאזן את המהירות ואת העלות. רמות הזיכרון המהיר יותר כמו cache הם קטנים ויקרים יותר, בעוד רמות איטיות יותר כמו אחסון דיסק הם גדולים וזולים יותר.זמן גישה לנתונים משתנה באופן משמעותי על פני הרמות האלה.

המונחים: Access Latency

ניתן לחשב את מלוא השקיפות של הגישה באמצעות הנוסחה:

(הופנה מהדף × Cache Access Time) + (Miss Rate × × Next Level Access Time)

איפה:

• (ב) ,0) ,HIT RateFLT:1: אמינות המידע נמצא ברמה הנוכחית.
• (ב) ,0) ,Hy RateFLT:1: אמינות כי הנתונים אינם נמצאים ויש צורך לקבל אותם מרמה נמוכה יותר.
• (ב) עיין ב-[[1924]]: [[1924]]]], [[1924]]]]

דוגמה: Calculation

נניח כי ל-Cache יש שיעור להיט של 90%, עם זמן גישה של 1 ננו השניות.הזיכרון העיקרי יש זמן גישה של 100 ננו השניות.זמן הגישה הממוצע מחושב כ:

(FLT:0) אברגיל = (0.9 × 1 ns) + (0.1 × 100 ns) = 0.9 ns + 10 ns = 10.9 nsveFLT:1

מסקנה

חישוב של שקיפות גישה כרוך הבנה של היתרונות של פגיעות מטמון ומפספסים, כמו גם את זמני הגישה בכל רמה זיכרון.זה עוזר בעיצוב מערכות זיכרון יעילות אופטימיזציה ביצועים.