קרן הלוגיקה של מערכות זיכרון

כל מכשיר מחשוב מודרני מסתמך על מערך זיכרון ומודולים של ה- RAM לאחסון ו- RAM במהירות גבוהה.המסגרת המתמטית הליבה המאפשרת עיצוב של רכיבים קריטיים אלה היא Boolean algebra. על ידי ייצוג מצבים לוגיים כערכים בינאריים (0 ו 1) וליישם פעולות כגון, או, ולא, מהנדסים יכולים לבנות את מעגלי קבלת ההחלטות המורכבים השולטים בתאי הזיכרון, קודר, ולקרוא / לכתוב מאמר זה הוא לבדוק את הביצועים החיוניים של כל אחד של זיכרון RAM.

⁇ ⁇ ⁇ ⁇

בולייט אלגברה הוצג על ידי ג'ורג' בול במאה ה-19 כמערכת סמלית לחשיבה על הצעות לוגיות.בהקשר של אלקטרוניקה דיגיטלית, משתנים יכולים לקחת רק שני ערכים: FLT:0103FLT:1 (אמיתי, מתח גבוה) ו-FLT:2003FLT 3: 3 (מתח נמוך).

  • (ב) ויקרא י"ד: ויקרא י"ד: "התב" (ב)
  • (ב) ,0) ,(התפוק הוא 1 אם לפחות קלט אחד הוא 1.
  • (ב) ,0) ,(ה) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

מן היסודות האלה, פעולות מורכבות כגון NAND, NOR, XOR ו XNOR נגזרים. Boolean algebra כולל גם כמה משפטים חיוניים למיניון מעגלים, במיוחד FLT:0De Morgan's lawsphcioFLT:1: (AB) = A + B' ו (A+B) = A.A.B.

טכניקות סימלוף כגון Karnaugh מפות (K-maps) ואלגוריתם קווינסe-McCluskey הם יישומים ישירים של Boolean algebra.הם להפחית את מספר השערים הדרושים כדי ליישם פונקציה Boolean, המוביל לחומרה קטנה יותר, מהירה יותר ויעילה יותר.עבור מערך זיכרון המכיל מיליוני שערי לוגיקה על שבב יחיד, אפילו הפחתה קטנה לתרגום לתוך חיסכון משמעותי בתחום האנרגיה והצריכה.

עיצוב תאים עם לוגיקה

בלוק הבניין הקטן ביותר של כל מערך זיכרון הוא תא הזיכרון.שני סוגים דומיננטיים משמשים ב- RAM: תא ה- RAM סטטי (SRAM) ואת תא ה- RAM דינמי (DRAM) שניהם מסתמכים על עקרונות Boolean עבור פעולתם.

SRAM Cell

תא SRAM טיפוסי 6-transistor (6T) מורכב משני מופנים מפוסקים מסובכים להרכיב latch דו-פעף (Stable latch) , הפלט Q ו- Q' מייצגים את ה bit השמורה ואת ההשלמה שלו. Boolean algebra מתאר את לולאת המשוב: אם Q=1, אז Q'=0, ולהיפך.

DRAM Cell

תא DRAM משתמש בטור יחיד ובקפיטור (1T1C) כדי לאחסן קצת.הטרנסטור פועל כמתג הנשלט על ידי קו המילה, כאשר קו המילה הוא גבוה, ה-Boacitor מחובר ל- bit line.writing הוא פשוט: קו הפלט הוא מונע למתח הרצוי (1 או 0) והמתג סגור, הטעינה או מסלק את קו ה-F התחתון של אותו הוא בעל השפעה מלאה.

כתובת: הלב של גישה לזיכרון

(ב) יש לבחור את ה[[המאה ה-20]], [[המאה ה-20]], [[1924]], [[1924]], [[1924]]]], [[1924]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]

רו דה-קודר

מקוד שורות הוא בדרך כלל מיושם כמערך של שערי ושערים, אחד לכל שורה, כל מקבל את קווי הכתובת המשלימים או שאינם תואמים.לדוגמה, אם כתובת השורה היא A1A0, המקודד לשורה 3 (ביניהם 11) יהיה A1A0. Boolean algebra מאפשר לנו לפשט את מבנה הקוד על ידי שיתוף שערי מספר אינטגרטיבי של שימוש בעץ זהה, אך הוא מנפח של מספר לוגיקה זהה.

עמודה Decoder

(ב) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

דיקטטורי Decoding

במערך זיכרון צפוף מאוד, קידוד ברמה יחידה הופך לא מעשי בגלל העיכובים הגדולים של מאוורר וחוט. גישה היררכית משתמשת בדלקוד שורות גלובלי שבוחר בלוק של שורות, ואת הפעוטים המקומיים בתוך כל בלוק שבוחר את השורה הספציפית.הסימןים נבחרים נוצרים על ידי פונקציות בולטות של ה bitacter המשמעותיות ביותר, בעוד שפולנים מקומיים משתמשים במגוון של מסלולים אלה.

Read/Write Control Logic and Timing

לוגיקה השליטה של מודול RAM לתאם את רצף הפעולות הנדרשות לקריאה או לכתוב למערך הזיכרון. משוואות בוטות מגדירות כאשר כל אות פנימי צריך להיות מופעל.

אותות בקרה מרכזיים

  • (ב) ,0) צ'יפ (CS)FLT:1, מאפשר את כל השבב RAM; כאשר CS הוא נמוך, כל הפלטים הם בעלי השפעה גבוהה.
  • (ב) ,0Output מאפשר (OE)FLT:1 - גרף את הפקודה לקרוא כדי לנהוג באוטובוס נתונים.
  • (ב) ויקרא י"א): "וַיְּּהִיא אִם אִם עַמֶּה הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא .

המשוואה הבוטה לפלט יכולה להיות:0OE int= CS) RD-KFLT:1 (עבור זיכרון RAM סינכרוני), המציגה התייחסות זמן.הכתיבה מאפשרת לעתים קרובות בשילוב עם כתובת העמודה סטריבה כדי ליצור חלון מדויק לכתיבה.

תזמון Constraints

DRAM מודרני ו-SRAM הם שעונים סינכרוני.ההגדרה וזמני החיתוך בתוך בקר הזיכרון נגזר דרישות Boolean על כאשר הנתונים חייבים להיות יציבים יחסית לקצה השעון. Boolean algebra עוזר מודל עיכובים ה propagation דרך השערים, המאפשר למעצבים לאמת כי שולי התזמון הם נפגשו.לדוגמה, הכתובת חייבת להתיישב בקלטות הקוד לפני המילה היא לנתח; מעכבת דרך תזמון מופעלת דרך תזמון מופעלת דרך הכלים.

טכניקות אופטימיזציה: מביטויי בוט לסיליקון

המטרה העיקרית של שימוש ב-Bolean algebra בעיצוב זיכרון היא למזער את האזור, הכוח, והעיכוב של המעגלים הלוגיים.יש כמה שיטות שיטתיות.

Karnaugh Maps (K-maps)

עבור פונקציות עם עד שישה משתנים, K-maps לספק שיטה חזותית לזהות מעכבי ראשוניים.מעצב מבסס את שולחן האמת על רשת, קבוצות ליד 1s (או 0s) ללבני גודל 2FLT:0kekuaFLT:1, וקורא את הסכום הפשוט של ביטויים של מוצרי לוגיקה.

קוויין-מק'לקלקסקי אלגוריתאם

כאשר מספר המשתנים גדול, האלגוריתם קווינסי-מקקולקי מתעד באופן שיטתי את כל המילונים, משלב אותם, מוצא את הכיסוי המינימלי. שיטה זו מתאימה לאוטומטי של סימולציות כתובת וסלקטורים מרובים. מודרני עיצוב אלקטרוני אוטומציה (EDA) כלים להשתמש בגרסאות של אלגוריתם זה כדי לסינתז את לוגיקה בקרת הזיכרון.

אספרסו לוגיקה מינימר

אלגוריתם Espresso הוא מינימר תיירותי שיכול להתמודד עם מאות קלטות ופלטים.זה בשימוש נרחב בתעשייה כדי להתאים את פונקציות Boolean שמניעות הדור הנבחר של השבבים, עמודה מספרקסרס, וקוד תיקון שגיאות (ECC) לוגיקה. על ידי צמצום מספר תנאי המוצר, אספרסו מוריד את מספר השערים הלוגיים ואת התכלת בתקן זיכרון.

⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

DDR SDRAM

Double Data Rate (DDR) SDRAM מסתמכ על לוגיקה שליטה מורכבת המשתמשת ב-Bolean Booel algebra כדי לנהל עסקאות פורצות, טעינה מוקדמת ורענן.הקודן מתרגם קבוצה של קידוד ו- Control pins (RAS, CAS, we, CS) לסימנים פנימיים המניעים את מערך הזיכרון.קודדים אלה הם למעשה בלוקים לוגיים בוטה, אשר חייבים לפעול בתדרים של 1GHz.

זיכרון Cache וזיכרון שניתן להתאמה (CAM)

זיכרונות Cache כוללים לעתים קרובות זיכרון תוכן-אמת (CAM) עבור חנות התגים. ACAM משווה את הכתובת הנכנסת נגד תגים מאוחסנים באמצעות XOR Logic. קו המשחק הוא Boolean and of all bit-comparison תוצאות: אם כל bits תואם, הקו ממשיך גבוה.זה פונקציה טהורה של Boork algebra משמש לתכנון קווי החיפוש והתחושה שמזההתתתתאמת מעט יותר עם מצב זה (T) אך ורק עם הפונקציה Boonic biticet הופך להיות יותר מורכב יותר.

כתובת: TLB

התרגום Lookaside Buffer (TLB) ביחידה לניהול זיכרון מעבד משתמש זיכרון קטן בעל תוכן שניתן לתרגם כתובות וירטואליות לכתובות פיזיות.הלוגיקה הכהה/miss של TLB היא פונקציה Boolean המשלבת את מספר העמוד הווירטואלי נגד ערכים מאוחסנים.כתובת הפיזית המתקבלת משמשת כדי להניע את השורה והעמודה של הזיכרון הראשי.

Power and Speed Optimisation באמצעות סימולציות בוטות

כל שער שבב זיכרון צורב כוח דינמי כאשר הוא מתג.ה minimisation Boolean מקטין את המספר הכולל של השערים, מספר קלטי השער (פאן-in), ואת חוט קיבול, אשר כל אלה צריכת חשמל נמוכה יותר. יתר על כן, פשט את הביטויים הבורקים מקטין את מספר רמות ההיגיון בין קלט המילה הזנת קו, שיפור זמן הגישה.

טכניקה נוספת היא לשתף ביטויים תת-ביטויים של Boolean sub בין מספר קודרים.אם ביטים הכתובת הפחות-מיסיוניים משמשים גם את ה-Sing decoder ואת ה-עמודה decoder, הדור המשלים ניתן לשתף.

העתיד: Boolean Algebra in Emerging Memory Technologies

ככל שטכנולוגיות זיכרון מתפתחות לעבר חלופות לא-וולטיות כמו MRAM, ReRAM וזיכרון של שלב (PCM), לוגיקה השליטה נותרה מושרשת ב Boolean algebra. The Sense amplifiers, כתיבת נהגים ובחירת תאים חדשים אלה נועדו באמצעות אותם שערי לוגיקה וטכניקות minimisation. עם זאת, סוגים חדשים של זיכרון דורשים לעתים קרובות יותר רצף שליטה מורכב (למשל, ריבוי שלבים), אשר הם כותבים פונקציות הכרחיות עבור תפקודים עבור כלי עבודה סודיים.

מסקנה

(ב) מהתא ה-SRAM הצנוע ללוגיקה של הבקרה המתוחכמת של DDR5, Boolean algebra מספק את המצע המתמטי לכל היבט של מערך זיכרון ועיצוב מודול ה- RAM (ה-DDR) ו-DDR) מאפשר למהנדסים להפחית את המורכבות המעגלית, לשפר את מהירות צריכת החשמל הנמוכה יותר, ולשמור על שלמות המידע.הבנת פעולות בוטרק, שיטות סימולציות מופשטות ואנליזה תזמון חיונית לכל מי שמעורבות באלקטרוניקה דיגיטלית.