מבוא קודים LDPC ו- Accelerated Decoding Imperative

(FLT:0)Low-Density Parity-Check (LDPC) קודים ממוקדים:1, שהוצגו במקור על ידי רוברט גלגר ב- מכלול שלו 1963 דוקטורט, מייצגים אבן הפינה של תורת המידע המודרנית.מעודכן לנקודות תצפית אקדמיות (RIS) במשך עשרות שנים בשל מורכבות חישובית של התקופה, הם התגלו באופן עצמאי באמצע שנות ה-90 על ידי MacKKay ו-Nal, אשר הוכיחו את הביצועים של 5D2D של מערכת הבקרה הגבוהה ביותר של מערכת הבקרה של מערכת התקשורת (GD-D) ו-D2D-DSD2D-D) כולל ביצועים (D-D-D-DSECX2D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-D-

האתגר הבסיסי הוא במנגנוני עיבוד עתידיים של LDPC קידוד הוא אינפורמטיבי מטבעי, הסתמך על אלגוריתמים שמקיפים את המסר, כגון FLT:0Belief propagation (BP) אלגוריתם מקיף 1 הדורשים עשרות פעולות להפחתה מסוימת של חומרים טכניים (Climateal Analysis) על ידי התפלגות חומרים חד-פעפיים של חומרת חומרים (Fonic) באופן קבוע, כלומר, כלומר, לעומת 1 TLDPSD2, הוא בעל השפעה דיגיטלית, באופן קבוע, אשר ניתן למקדימים של חומרה.

מסגרת אלגוריתמית של צו זהרטיבי

הבנת ארכיטקטורות החומרה דורשת הבנה מוצקה של האלגוריתמים המחוסנים, שכן מיפוי האלגוריתם למשאב חומרה מגדיר את יעילות העיצוב הסופי.

The Sum- Product Algorithm (SPA) ו- Log-likelihood Ratios

(ה) אלגוריתם הקידוד הקניין (ה-החכמה) הוא האלגוריתם של ה-Creditation:0Sum-Productal Algorithm Congorithm Congorithmive (Limcial decot) אשר פועל על ידי גרף VLT:2Taner ליניארי FLT3, המורכב מ-FLT:4Virds (NIR) ו-NERDIRSTERIERIERE) המייצג את ה-FIRSTERIERIEREEREEREEREEREEREEREEREEREERE.

המינוס-Sum Algorithm ו-Hirware-Optimized Variants

(המפתחת של ה- CN ב- Log-SPA כוללת פונקציה היפרבולית של קידודים (MS) אשר היא בעלת יכולת גבוהה ואט בחומרה.TheFLT:0Min-Sum Algorithm (MSA) אשר כוללת את ה-NLT2 באופן קבוע: שיפור חד-משמעי של חומרהחומרה (NLT) כולל כפלה סטנדרטית של חומרה (D) של 2.

פלטפורמות אבטחה ראשוניות ל- Parallel Decoding

בחירת הפלטפורמה לחומרה עבור קודר LDPC מונעת על ידי דרישות המערכת הספציפיות: מהירות סימולציה, תקציב חשמל, נפח הייצור, וגמישות הנדרשת. 3 פלטפורמות דומיננטיות הופיעו, כל מקבילה ממציינת בדרכים שונות ביסודן.

יחידות עיבוד גרפיות (GPUs)

GPUs, כגון אלה מ NVIDIA ו AMD, לספק פלטפורמה נגישה ומקבילה מאוד עבור LDPC decoding, בעיקר בשימוש רדיו מוגדר תוכנה (SDR) ומחקר אקדמי.ה-GPU של GPU:0SIMT (הוראת Single, Multiples) LT:1 אדריכלות באופן טבעי מפות לעיבוד עצמאי של משתנים ובדיקה לא טיפוסי יהיה להקצות חוטים של לוח זמנים יחיד של Vp) כדי לא ניתן ל-זמנית של שיטפון (N).

(FLT:0) אסטרטגיות אופטימיזציה: FLT:1ir Efficient GPU decoding תלויים במידה רבה בניהול זיכרון.ה-LLRs extrinsic LLRs, אשר חייב להיות קורא ועודכן על ידי חוטים מרובים, נשמרים בזיכרון הגלובלי.Achieving גבוה באמצעות חישוב דורש תבניות טיפול זיכרון מאתגרות והשימוש האסטרטגי של מהיר על ידי זיכרון משותף כדי להפחית את הביצועים הגלובליים:

שער שדה-Programmable Gate Arrays (FPGAs)

FPGAs כובש קרקע בינונית קריטית בין הגמישות של GPUs לבין יעילות של ASICs. היתרון העיקרי שלהם הוא היכולת ליישם עמוק צינורות, FLT:0 ארכיטקטורות מחשוב spatial מחשוב sveFLT:1 שבו יחידות ⁇ ייעודיות מסודרים כדי להתאים את זרימת הנתונים המדויקת של האלגוריתם decoding.זה מאפשר יצירת מקבילות ספציפיות מאוד כי הוא מראה ישירות את מבנה הגרף.

(FLT:0) אופטימיזציה ארכיטקטונית: CMGA 1 + FPGAs הם מתאימים במיוחד כדי להתמודד עם ועידות ®RTM-check המובנות שנמצאו בסטנדרטים מודרניים, כגון FLT:2Quasi-Cyclic LDPC (QC-LDPC) אשר משמשות לעתים קרובות ל-RF-DS , ו-Fi 6 קודים אלה ניתן ליישם ביעילות קידוד מקבילה.

Integrated Circles (ASICs)

עבור פריסה מסחרית גבוהה - כגון במאחזים ניידים, תחנות בסיס, מתגי מרכז נתונים - ASICs הם תקן הזהב הבלתי מעורער. הם מציעים את הביצועים הגבוהים ביותר, נמדדים בגבסים לוואט, על ידי חיסול כל ראשי הקשורה הוראה להביא ו routing גנרי. ASIC decoders הם ארכיטקטוני לאורך ספקטרום של מקבילה, ממקבילה מלאה ועד מקבילה חלקית.

(PLT:0) מקבילה מלאה לעומת מקבילה חלקית: ההרחבה של 1GIRG (AFP) היא יחידה עיבוד ייעודית עבור כל VN ו- CN בגרף ה-Tner, המאפשרת שילוב שלם במחזור שעון יחיד, בעוד פנטסטי עבור צומת זמן (QFLTs) מתאים לשילוב מסיבי של ספירת קשר וצריכת חשמל גבוהה, הגבלת השימוש שלה לשכבות קצרות ל-D2.

שיטות אדריכליות וחוקרים

מעבר לפלטפורמות הסטנדרטיות, מספר טכניקות אדריכליות מתקדמות דוחפות את הגבולות של ביצועים ויעילות של LDPC.

המונחים: Turbo-Decoding Message Passing

(הופנה מהדף ההרחבה של ההרחבה (TDMP) הידועה גם בשם FLT:0)Turbo-Decoding Message Passing (TDMP) (TDMP)FLT:1, מארגן מחדש את תזמון עדכוני ההודעות במקום כל ה-VNs ולאחר מכן כל ה- CNs (ירידה), TDMP מעדכן את רצועת החומרה של ה-L2DFD2 (ב) באמצעות עיבודים, באופן מיידי, באמצעות מקבילה) באמצעות מקבילה.

פיצויי גולגולת עבור Ultra-High Throughput

(הופנה מהדף LDPC Defcoding FLT1) הוא נושא קיצוני של קודים דיגיטליים קונבנציונליים (LDPC Decoders) הוא מייצג LLRs כזרם של פיסות ברונאליות אקראיות, כאשר ההסתברות של "1" תואמת ערך ההודעה באופן אקראי (Flowerto) או ל-Frepleateects (מפרקים) היא בעלת ערך קוד פתוח באופן מיידי (או-F) של קידוד של קידוד של קידוד של LT2.

אנליסטים Subthreshold Decoders

לדחוף את העיקרון של יעילות לקיצוניות ההגיונית שלה:0analog decodersFua1LT (ה) ליישם את אלגוריתם מוצר Sum- Product ישירות באלמנטים מעגליים בזמן רצופים, במתחים ובזרמים אלה מייצגים את ההסתברות, ואת ה-VNs ו- CNs נבנות ממכשירי טרנסנדנדנטליות גדולים יותר (למשל, גילברט) הפועלים באזור התת-קודמיטיבי ביותר, עם זאת, עם זאת, עם זאת, קשיים אנמטריה-פרקטיקאים קשים ביותר, עם זאת, עם זאת, עם זאת, עם זאת, עם זאת, עם זאת, עם זאת, לחץ אוויריים רגישים ביותר, עם זאת, עם זאת, ממזג אוויריים, עם מגבלות של תאים).

אינטגרציה של Machine Learning ו-Decoders

(ההתכנסות של למידת מכונה וקידוד ערוצים יצרה תחום מחקר תוסס.התבנה המרכזית היא כי הפרמטרים של קודקוד סטנדרטי (למשל, גורמי הנורמליזציה ב-NMS) יכולים להיות אופטימיזציה באמצעות למידה עמוקה.(FLT:0Neural Normalized/Offset Min-Sum (NMS/OMS) לקודמים את ההודעה הבסיסית של כל אחד מהם, אך לא ניתן להחליף את התכונות המרשימות באופן משמעותי באמצעות מערכת ההפעלה של ה-FDIFDILODILOLGPSILOD) באופן מלא יותר מאשר את ה-FDIGNFR.

אתגרים עקביים בעיצוב של High-Concurrency Decoder

למרות התקדמות משמעותית, העיצוב של LDPC מקבילים הוא מוטרד אתגרים טכניים הדורשים שינויים אדריכליים זהירים.

(FLT:0) מזכר ותנועת נתונים: FLT:1 צוואר הבקבוק העיקרי בקודמים מודרניים אינו חישוב, אבל תנועת הנתונים.זיכרון LLR של extrinsic LLR גדול (לעתים קרובות מאות קילוביטים) ויש לגשת לשיעורים גבוהים מאוד.ב ASICs, רצף של אוטובוסים נתונים רחבים אלה על פני השטח לצרוך כוח משמעותי ובתוך גלגול רחב, דורש אסטרטגיות זיכרון עמוק.

(FLT:0 interconnect fabric:FLT:1 באדריכלות מקבילה מלאה, "wire" הוא המכונה. Connecting כל VN לערכים המקבילים שלה יוצר גרף מורכב routing גרף (1008, 504) קוד רגיל, קוד מקביל לחלוטין דורש מיליוני חוטים.עיצוב חיבור ללא חתלתול נמוך הוא אתגר פיזי משמעותי עבור שילוב זה, אך מקבילה חלקית, עם מגבלות קטנות יותר.

(ב) [ה]: [ה]], [הטבע המובנה ביותר של חומרה מקבילה] יכול להציג שגיאות מתואמים אשר מדגימות את ביצועיו של הקודש ביחסי אות גבוהה לרעש גבוה.אלה [הלוחים:2 טרור רצפות FLT] 3 נגרמות לעתים קרובות על ידי תת-התערות קטנות בגרף הטנר הנקראות LT:4Ftrappings:5bsp; או קידוד אלה דורשות קודים, אשר מקודמות, או מקודמות, אשר דורשות, 7.

(FLT:0) lexibility לעומת Efficiency:BuildFLT:1 ; A decoder המיועד לאורך קוד יחיד וקצב יכול להיות מותאם מאוד אבל הופך מיושן ככל שהסטנדרטים מתפתחים.פרוטוקולים מודרניים (כמו 5G NR) דורשים תמיכה במגוון רחב של שערי קוד ואורך בלוקים.עיצוב ארכיטקטורת מקבילה גמישה שיכולה ביעילות להתמודד עם יכולת זו - ללא חומרה מסיבית על פני תצורה עבור משימות הפיכה -

תקנים מתפתחים והדרך ל-6G

(העשור הבא מבטיח המשך האבולוציה.הדוח לקראת FLT:06GiralbepticFLT) 1:1, עם שיעור נתונים של 1 Tbps ו- sub-milliII latency, ידרוש אדריכלות חדשה באופן בסיסי קודים אופטיים / חשמליים עשויים להיות נדרשים לפתרון קיר הזיכרון (DValmite) אשר דורש עיבוד ישיר של קרינה יעילה של DVID-FIM)

המסע מהמבנה התיאורטי של גלגר ל- terabit-per-II ASIC decoders הוא עדות לכוח של אדריכלות חומרה מקבילה.על ידי הבנת האלגוריתם העמוק בין הקידוד הרציני לבין החומרה הבסיסית - כמו GPU, FPGA, או סיליקון מותאם אישית - אנשי זמן ממשיכים לדחוף את הגבולות של מה אפשרי במערכות תקשורת.