אופטימיזציה של כוח בעיצוב לוגיקה דיגיטלית: שיטות ומחקרי מקרה

צמצום צריכת החשמל בעיצוב לוגי דיגיטלי הוא חיוני לשיפור יעילות האנרגיה והגדלת חיי הסוללה של המכשיר.שיטות ואסטרטגיות שונות ניתן להשתמש כדי לייעל את השימוש בכוח מבלי להתפשר על ביצועים. מאמר זה חוקר טכניקות מפתח ומציג מחקרים רלוונטיים של מקרים.

טכניקות לאופטימיזציה של כוח

מעצבים משתמשים בגישות מרובות כדי למזער את צריכת החשמל.אלה כוללים גלי שעון, מינוף חשמל, וקצב מתחולל שעון הפחתת כוח דינמי על ידי פיזור אות השעון למודולים לא פעילים. Power gating כרוך בהפסקת אספקת החשמל לחלקים של מעגל. Voltage מדרגת התאמת מתח האספקה לרמות נמוכות, ירידה בכוח תוך שמירה על ביצועים מקובלים.

שיטות בעיצוב לוגי דיגיטלי

יישום טכניקות עיצוב בעלות כוח נמוך דורש תכנון זהיר במהלך תהליך העיצוב.טכניקות כגון Multi-threshold CMOS, הטיה גוף הסתגלות, וסינתזה לוגיקה יעילה לתרום חיסכון כוח.בנוסף, בחירת סגנונות לוגיים מתאימים פריסת מעגלים אופטימיזציה יכול להפחית באופן משמעותי את צריכת החשמל.

מקרה מחקרים

מחקר אחד של מקרה היה מעורב מעבד נייד שמשלב את השעון מנפח ודינמית מתח מתח.שיטות אלה הביאו לירידה של 30% צריכת החשמל במדינות ערב.דוגמה נוספת היא עיצוב FPGA בעל כוח נמוך אשר השתמש בכוח הגלום ואופטימיזציה של סינתזה לוגיקה, השגת ירידה של 25% בשימוש הכולל של כוח ללא השפעה על ביצועים.