אסטרטגיות להובלת חיי סוללה במכשירים ניידים עם ADCs בעלות כוח נמוך

מכשירים אלקטרוניים ניידים – מסמארטפונים וטאבלטים ועד לבישים וחיישנים של IoT – נשפטים לא רק על ידי התכונות שלהם, אלא על ידי כמה זמן הם יכולים לפעול בין חיובים. חיי סוללה הם מכנה עיקרי, וכל מילימטרים שנשמרו מרחיבים את יכולת השימוש של צרכנים הכוח הקריטי ביותר במכשירים אלה הוא אנלוגי-ל-דיגיטלי (ADC), המתורגמים אותות אמיתיים (זמן, לחץ ביולוגי, כולל עיבוד נתונים סטנדרטיים).

ההשפעה של ADCs ב- Portable Systems

במכשיר נייד טיפוסי, ADC יכול לקחת בחשבון 5-15% מסך צריכת החשמל הפעילה הכוללת - נתח שעולה באופן משמעותי ביישומים החיישן-כבדים כמו ניטור בריאות מתמשך או כניסה סביבתית.הכוח של ADC תלוי בארכיטקטורה, ברזולוציה, קצב הדגימה, ו מצבי הפעלה. ADC נבחר גרוע או תבנית שימוש תת-אופטימית יכול לרוקן שעות מהירות יותר מנדרש, להאריך את החיים באמצעות קושחיקה, דורש גישה הוליסטית, ומחייבת, החלת ברמת עיצוב.

הבנה של אדריכלות ADC

שלושה ארכיטקטורות ADC גדולות שולטים בעיצובים ניידים בעלי כוח נמוך: רישום מוצלח (SAR), sigma-delta ( ⁇ ), וצנרת.כל אחד מציע שינויים מסחריים נפרדים בין צריכת חשמל, מהירות, פתרון, וכבדות.

נספח-Approximation Register (SAR) ADCs

SAR ADCs הם העורכים של יישומים בעלי כוח נמוך.הם משתמשים אלגוריתם חיפוש בינארי כדי להמיר קלט אנלוגי לערך דיגיטלי ב N שלבים (שם N הוא ההחלטה), צריכת חשמל בערך פרופורציה לשיעור הדגימה.עם צריכת חשמל מודרנית לעתים קרובות מתחת 100 μW במהירויות מתונות, SAR ADC הם אידיאליים עבור מכשירים מתוזמנות סוללות הדורשות עד 16 סיביות בספירת חומרים קצרים יותר, כולל גם תכונות של תאים חיצוניים.

Sigma-Delta ( ⁇ ) ADCs

Sigma-delta ADCs מצטיין ביישומים ברזולוציה גבוהה (עד 24 ביטים) על ידי oversampling ורעש עיצוב.הם מהירות מסחר עבור דיוק. בעוד כוח הליבה שלהם יכול להיות גבוה יותר מאשר SAR ADCs עקב פעולה רציפה בזמן, הרבה ⁇ ADCs מציעים מצבי כוח סבירים.

המונחים: ADCs

ADCs פיפוס להשתמש בשקד של שלבים ברזולוציה נמוכה כדי להשיג גבוה דרך (הרחבה למאות MSPS) עם החלטה מתונה (8-16 סיביות) הם צורכים יותר כוח מאשר SAR או ⁇ ADCs של החלטה דומה, מה שהופך אותם נדירים במכשירים ניידים למעט יישומים כגון עיבוד וידאו או מהירות מכ"ם שבו הוא חובה.

(FLT:0) SAR ADCs מציעים את האיזון הטוב ביותר ביצועים; עם זאת, כאשר החלטה גבוהה ( ⁇ 18 ביטים) נדרשת רוחב פס נמוך, ⁇ ADCs עם oversampling מתאים הם שווה לשקול.

אסטרטגיות מפורטות ל-Extending Battery Life

1.הייעלות של שיעורי ה-Sampling

שיעור הדגימה הוא הגורם היחיד ביותר שניתן לשלוט בצריכת כוח ADC. ב SAR ADCs, סולמות כוח כמעט ליניארי עם תדירות דגימה. המשפט Nyquist קובע כי אתה חייב לדגום לפחות פעמיים את המרכיב התדירות הגבוה ביותר של עניין.In בפועל, oversampling על ידי גורם של 2-4 יכול להקל על דרישות סינון נגד-aliasing, אבל overling oversamping יתר על פני כוח פיזור הנמוך ביותר של שיתוק רוחב פס.

עבור נתוני חיישן מפוצצים (למשל, קריאה של מדמ"מ מופעלת על ידי תנועה), לשקול דגימה מונעת אירוע.במקום שיעור מחזורי קבוע, מדגם רק כאשר סף חוצה.זה יכול להפחית את שיעור המדגם הממוצע על ידי סדר גודל.

(ב) עיין:0) השתמש בשעון המיקרובקר כדי לקבוע את המרות ADC רק כאשר יש צורך, ולבטל את שעון ADC בין המרות.

שימוש ב-Power-Down Modes

רוב ADCs כוח נמוך כוללים מצבי שינה מרובים: עמידה (זמן התעוררות מהיר, דליפה מתונה), שינה (דליפה נמוכה יותר, התעוררות איטית יותר), ושינה עמוקה (מינימום של דליפת שומן, זמן ער ארוך יותר) הפעיל את מצב השינה העמוק ביותר כאשר ADC אינו נדרש עבור יותר מכמה מ"ט שניות.

שקול את זמן ההתעוררות: אם זה עולה על השקיפות הנדרשת, ייתכן שיהיה צורך במצב של idle מהיר יותר. verse, אם המכשיר הוא סקר חיישנים באופן בלתי צפוי (למשל, פעם לדקה), שינה עמוקה היא אידיאלית.

3.הפעלת החובה Cycling

רכיבה על אופניים היא הנוהג של כוח על ADC וחזית אנלוגיה שלה רק למשך תקופת המרה, ולאחר מכן לכבות אותם.טכניקה זו יעילה במיוחד כאשר בשילוב עם מצבי כוח-היתר. יחס מחזור החובה (זמן פעיל / תקופה) קובע ישירות את הכוח הממוצע.

דוגמה: מדגם חיישן טמפרטורה עשוי לקחת 10 מיקרומטר כדי להמיר עם SAR ADC.אם נמדד כל שנייה, מחזור החובה הוא 0.001%. גם אם ADC צור 1 mA במהלך המרה, הממוצע הוא רק 1 μA. עם זאת, חשבון עבור סטארט-אפים - חלק ADC דורש זמן התיישבות לאחר צריכת חשמל.

(FLT:0) התרגול הטוב ביותר: ⁇ FLT:1 (הופנה מהדף ADC) לכבות את מתח ההתייחסות ADC ואת מגברי החיץ לצד הליבה של ADC.

בחר את אדריכלות ADC

כפי שנדון, SAR ADCs בדרך כלל לנצח עבור רוב היישומים הניידים.אבל בתוך משפחת SAR, יש אפשרויות נוספות: מכשירים חד-קצה לעומת קלטות שונות, פנימי לעומת התייחסות חיצונית, ורזולוציה (10-bit ל-16 סיביות) רזולוציית ADCs בדרך כלל לצרוך יותר כוח להמרה, אבל עבור החלטה מסוימת, SAR ADC תוכנן היטב עשוי להשתמש בפחות כוח מאשר להמיר דיוק דומה (MEN) = דיוק (מקור)

בעת בחירת, שקול גם את טווח מתח קלט. A Rail-to-rail ADC יכול לעבד אותות מ 0 עד VDD ללא מגבר חיצוני, לחסוך כוח משלב התניה אות.

5.לצמצם את טווח Input Voltage

הפחתת מתח קלט ADC מקטין באופן יחסי את מתח ההתייחסות הנדרש ולעתים קרובות את זרם ההפצה של המטען הפנימי.אם פלט החיישן שלך הוא 0-1V, תצורת ADC עבור 1.2V ההתייחסות במקום 3.3V יכול לקצץ את הכוח על ידי 30-50%. השתמש במגברי רווח הניתנים לתוכנה (PGAs) המשולבים בחלק ADC כדי להתאים את האות למגוון ADC תוך צמצום הרעש.

עם זאת, להבטיח את יחס אות-לא-רעש (SNR) נשאר מקובל: שאיפת טווח הקלט גם משנה את גודל LSB, מה שהופך את המערכת רגישה יותר לחיסכון בכוח של רעש.

השתמש ב- Signal Conditioning כדי להפחית את דרישות קצב הדגמה

אותות אנלוגיים יציבים, נקיים מאפשרים שיעורי דגימה נמוכים ללא כלה.הפעלת מסננים נגד הפליה (פשוט RC נמוך-pass) לפני ADC להסיר רעש גבוה כי אחרת יחייב oversampling. בדומה, השתמש במגבר bu כדי להציג מקור להפחתה נמוכה של ADC, צמצום שגיאות המרה ומאפשר התיישבות מהירה יותר.

עבור עיצובים מופעלים סוללות, לבחור דגימות אולטרה-עוצמה (למשל, 1 μA quiescent הנוכחי) עבור מיזוג אותות.כל מילימטריוואט נשמר כאן ישירות מרחיב חיי סוללה.

7.אופטימיזציה של תוכנות ומידע

מודעות יכולות להיות הגיבור הלא-טונג של חיסכון בכוח. השתמש ב- DMA (גישה זיכרון עקיף) להעביר את נתוני ADC ישירות ל- RAM ללא התערבות CPU - זה מאפשר למיקרובקר לישון יותר. Batch כמה המרות לתוך העברה חד-ממדית לפני ההתעוררות CPU לעיבוד.הימנעות מהתערבות או מהתערבות; במקום זאת, להשתמש בהמרות עתירי כוח אוטומטיים לאחר כל סט.

עבודה רב ערוצים ריצוף: אם המכשיר שלך עוקב אחר חיישנים מרובים, רצף כל המרות בפרץ אחד, ואז לישון למשך פרק זמן ארוך, במקום להתעורר שוב ושוב עבור כל ערוץ.

ערכי הפחתת:0Cache calibration: FIRLT:1 ; רבים ADCs דורשים כיבוד תקופתי במקום לשחזר כל המרה, לעגל פעם בסטארט-אפ ורק כאשר הטמפרטורה או המתח משתנים באופן משמעותי.

8.הפעלת פילטרים והפחתה

מסננים של רעש קשיח (עם ADC או FPGA חיצוני) יכול להפחית את שיעור הדגימה האפקטיבי תוך שמירה על דחייה רעש גבוה ⁇ ADC יכול לרוץ ב 10 MSPS פנימי אבל decimate ל 10 kSPS, תוך שימוש ברעש.הפילטרים הדיגיטליים הפנימיים צורכים כוח, אבל זה לעתים קרובות יותר יעיל מאשר ביצוע פעולה זהה באותו ניתוח במיקרו-Cer כדי לאפשר גישה ישירה ל- ADC ל-D.

מערכת ניהול כוח מערכת

חיי סוללה הם נכס מערכת, לא רק מרכיב אחד.אינטר את ניהול כוח ADC עם המכונה הכוללת של המכשיר כוח המדינה.

  • (ב) ,0) , ⁇ (ב) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ,0) ,5 ,1 ,ADC ב- Standby, מוכן להתעורר בתוך מיקרו-שניות.
  • (ב) [15] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

השתמש בניהול כוח ייעודי IC (PMIC) כדי לספק את ה- ADC ו- אנלוגי חזית לפני רק כאשר נדרש.- PMI רבים יש מתגי עומס תצורה כי לשלוט בדומיינים של חשמל עם זמני מעבר מיקרו-שני.

שקול כימיה סוללה: סוללות ליתיום-יון יש מאפיינים שונים של פריקה או NiMH. עיצוב המתח התפעולי המינימלי כדי למקסם את יכולת השימוש. ADCs כוח נמוך לפעול עד 1.8V מאפשר פריקה עמוקה יותר של תא 3.7V Li-ion, המשתרע על פני זמן ריצה.

מחקר מקרה מעשי: Wearable Health Monitor

תקן ECG בעל קצב לב וקצב באמצעות נספח חזית אנלוגי (AFE) עם 16 סיביות SAR ADC.המערכת חייבת לדגום ב-250 SPS עם החלטה יעילה 10bit (12 סיביות הוא overkill). על ידי בחירת ADC עם זרם μA אחד ו-10 מיקרוA פעיל הנוכחי ב 250S, את הממוצע ניתן לחשב:

  • כוח פעיל: 10 μA × 100% מחזור חובה = 10 μA
  • עם זאת, AFE ו- ADC צריכים להיות ממוחזרים: מדגם עבור 100 מ"מ לאחר מכן לישון עבור 900 ms (10% מחזור חובה) ממוצע ADC הנוכחי = 10 μA × 0.1 + 1 μA × 0.9 = 1.
  • הוספת מיזוג אות: 2 מיקרוA עבור אולטרה-עוצמה דגימה ריאה הכולל < 4 μA ממוצע.
  • עם סוללה של 200 mAh, ריצה תיאורטית = 200 mAh / 4 μA = 50,000 שעות ⁇ 5.7 שנים (הפצה של רכיבים אחרים וטעינה עצמית).

ללא רכיבה על אופניים ו- ADC פחות יעיל, אותו תיקון עשוי לצייר 50 מיקרוA, מניב רק 4000 שעות - הבדל דרמטי.דוגמה זו מדגישה את החיסכון בכוח רב-תכליתי משילוב של בחירת אדריכלות, מצבי כוח-החלים, רכיבה על אופניים חובה ואופטימיזציה של דגימה.

טיפים נוספים Power-Saving

  • השתמש בהתייחסות חיצונית עם תכונה של חסימה כוח נמוך; ההתייחסות הפנימית לעתים קרובות צורכת זרם נוסף.
  • להפחית את תדירות השעון ADC במידת האפשר; רבים של ADCs יכולים לפעול בשיעורי שעון נמוכים יותר עם חיסכון פרופורציונלי (בדוק מגבלות גליון נתונים).
  • מתח אינput: אם פלט חיישן קטן, השתמש ב- PGA כדי להגדיל אותו למגוון ADC המלא, שיפור SNR ומאפשר תעריפים נמוכים יותר של דגימה.
  • יישום inשחה: לקחת דגימות מהירות מרובות וממוצע אותם במקום מדגם אחד ברזולוציה גבוהה.זה יכול לאפשר שימוש ברזולוציה נמוכה יותר, כוח נמוך יותר ADC.
  • ערוצים ADC בלתי מנוצלים וקלטים אנלוגיים כדי למנוע קלטות צף לגרום לדלפה.
  • השתמש גביש שעון (32.768 kHz) עבור תזמון כדי למנוע צריכת אווסצילטור גבוה כאשר לוח זמנים ADC המרות.
  • שקול איסוף אנרגיה עבור מכשירים בתשלום; אולטרה-עוצמה ADCs (< 1 μW) מאפשר הפעלה מתמדת של תאים סולאריים קטנים או גנרטורים תרמואלקטריים.

מגמות עתידיות: ADC Power Reduction at the Edge

(הופנה מהדף ADC) , דוחף את גבולות הכוח קדימה.FLT:0Sub-threshold ADCsveFLT:1 להפעיל transistors מתחת לסף, השגת ננווואט של כוח בתדרים נמוכים - אידיאלי עבור צומת חיישן תמיד על ידי חיישן ALT:2 אפילוt-FLT 3 (asynous) רק כאשר אותות, חיסול כוח LTFware (Fable) יכול לעתים קרובות להפחית את רמת הפחתת כמות של ALT5th)

שילוב של ADCs עם עיבוד דיגיטלי על שבב יחיד (למשל, מיקרובקר עם ADC חומרים מתקדמים) מפחית הפסדים פרציטיים ומאפשר ניהול כוח הדוק יותר.המגמה היא כלפי ADCs כי הם לא רק כוח נמוך אלא "אינטליגנטי" כיצד הם מנהלים משא ומתן בין ביצועים ואנרגיה.

מסקנה

חיי סוללה מתקדמים במכשירים ניידים דורשים גישה שיטתית לשימוש ADC. בעוד ארכיטקטורות ADC כוח נמוך לספק את הקרן, היתרונות האמיתיים באים אסטרטגיות ברמה מערכתית חכמה: אופטימיזציה של שיעורי דגימה, צמצום כוח ורכיבה על אופניים חובה, בחירת הארכיטקטורה הנכונה עבור היישום, צמצום מתחי קלט, וכתיבה קושחיקה יעילה.

(ב) [ה]] [ה]] [ה]] [ה]] [ה]] [ה]]][ה]]]][ה]]]] ל[ה] ל[ה] ל][ה]] ל[ה], [ה] ל[ה'[ה'] [ה'[ה']'[ה']']'[ה'[ה'[ה']']'[ה'[ה']']'[ה']']'[ה'[ה'[ה'[ה']'[ה'[ה']']']'[ה']'[ה'[ה']']']']']']']'[ה'[ה'[ה'[ה'[ה']']']'[ה'[ה']']'[ה'[ה']']']']']'[ה']']'[ה'[ה']'[ה'[ה'[ה']']']'[ה'[ה'['['[ה'