Sigma-delta אנלוגי ממירים דיגיטליים (ADCs) הם עמוד השדרה של מערכות מדידה גבוהה, ממכשור רפואי מדויק לשליטה אודיו ותהליך תעשייתי גבוה.אדריכלות הייחודית שלהם משיגה החלטה גבוהה באמצעות oversampling ורעש עיצוב מוכח, אבל שמירה על ההחלטה הזו דורשות דיוקים לינאריים גבוהים.

הבנה של קוארמיות ב Sigma-Delta ADCs

קוארסיטי ב ADC מתארת עד כמה קוד הפלט הדיגיטלי מתאים למתח הקלט האנלוגי על פני טווח הקלט המלא.שני מדדים מרכזיים קוונטיים לינאריות: לא לינאריות אינטגרלית (INL) ולא לינאריות שונה (DNL) מודד את הסטייה של תפקוד ההעברה בפועל משורה סטרייטית אידיאלית, בעוד DNL תופס את התקפלות של צעד בין קודים סמוכים לקודמתית, במיוחד, כי אם יש אותות לא רצויים לא רצויים, במיוחד, כי יש עיוותים לא רצויים, כי יש לו נטייה לא רצויה, כי יש לעיוותים לא רצויה, כי יש לקודמתיים, במיוחד, כי יש לדה-אקדמיון, במיוחד, כי יש לו משקל, במיוחד, כי יש לו משקל דרמטי, כי יש לו משקל, כי אם כי אם כי יש לודקוליים, במיוחד, כי יש לודקוליים, במיוחד, כי יש לו, במיוחד, כי יש לו חומר דרמטי, כי יש לודקרטילא-ידידאלימה, כי יש לו משקל דרמטי, כי יש לו, כי יש לו, כי יש אותות לא רצוי, כי יש אותות של חומרתות גבוהה, כי יש אותות תגובה לא רצויה, כי יש

המקורות העיקריים של אי-לינאריות ב-Sigma-delta ADCs כוללים:

  • (ב) ב-[[1924]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]]]], [[1924]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]], [[1924]]]]]], [[1924]]
  • (FLT:0) ,Analog CircleפגמיםionsFLT:1 - לא לינאריות במגבר מבצעי, קיבולים, מתגים, ו buffers הפניה מציגים עיוות.
  • (ב) ,0) ,Capacitor mismatchreaveFLT:1 - ב-capacitor integrators, ניגודים בין יחידות capaciacitors לייצר שגיאות תלויות אות.
  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

התייחסות למקורות אלה היא חיונית באופן שיטתי להשגת רמות הדיוק של 16 עד 24bit הנדרשות במשקל מדויק, רכישת נתונים וממשקי חיישן.

מקורות מרכזיים של אי-שוויון

Capacitor Mismatch ו-Destion

מעכבי שבב מוגבלים מסתמכים על יחס מדויק של capacitors. מרקם סובלנות לגרום לאי התאמה אקראית, המוביל להשגת שגיאות ולא לינאריות.זריקת טעינה מתגי MOS מעוות עוד יותר את העברת המטען, במיוחד כאשר מתח קלט משתנה. דינמיקה אלמנט תואם (DEM) טכניקות יכול להפחית את השגיאה, אבל הם מציגים מורכבות בתחום הדיגיטלי.

המונחים: non-Linearity

המגבר התפעולי של אינפורטטור (op-amp) חייב להיות רווח מאוד פתוח ופס רוחב פס מספיק כדי להתיישב במדויק בתוך שלב השעון. רווח פיניט גורם לשגיאה; התנגדות פלט לא לינארי מייצרת עיוות הרמוני. עבור עיצובים עתיריות גבוהה, אפי דגי אפי-דג' מעוצבים לעתים קרובות עם עלייה או מבנים קודקוד, וטכניקות פריצה parasitic capacitance.

המונחים: non-Idealities

במודולטורים של multibit sigma-delta, הקונפורטורים הפנימיים של קוונטים או שלבי הבזק ADC סובלים מהתפרצות לא נכון וhysteresis.פגמים אלה יוצרים אזורי מת או מתחים לא אחידים, המציגים גם DNL וטעויות INL. Offset calibration ו-Pre-amplification מסייע להפחית את ההשפעות האלה.

קידוד ואספקה

מתח ההתייחסות הפנימי של ADC ומסילות אספקת החשמל חייב להיות נקי במיוחד. Ripple או סחף תרמי על ההתייחסות ישירות מתורגמת כדי להשיג שגיאות ועיוות. הרגולטורים ייעודיים, רשתות מחוספסות, טבעות שמירה הם פרקטיקות סטנדרטיות.

אסטרטגיות לשיפור קוarity

1. שיטות דיות

Dither כולל הוספת אות אקראי קטן, לא קשור (בדרך כלל ברמת LSB) לפני ה- קוונטין.It לקשטrelate את השגיאה הקוונטית מן הקלט, שובר טונים וצמצום עיוות הרמוני. Dither יכול להיות אנלוגי - מוזרק באמצעות מקור אקראי מדויק נוכחי - או דיגיטלי, שבו רצף פסאודואלי נוסף לפלט הקוונטי ופלט תת-קרקעי מאוחר יותר הוא צמצום דיוק, אך ורקורמיון דרמטי.

2. Calibration and Digital תיקון

⁇ דיגיטלית לפצות על אי-ידיות אנלוגיות על ידי התאמת אפקטיביות או תנאי תיקון בזמן אמת.

  • (FLT:0) ,Foreground calibrationFLT:1) בוצע במהלך ההפעלה או מצבי idle, אות מבחן ידוע מוחל, ואת הסטייה נמדדת כדי לחשבוונים תואמים.
  • (FLT:0) Background calibrationFLT:1 - ברציפות להתאים פרמטרים במהלך פעולה נורמלית באמצעות קורלציה או זריקה של טון טייס קטן.

אלגוריתמי תיקון דיגיטליים יכולים גם לפצות על חוסר התאמה של capacitor על ידי אחסון משקולות נמדדת וליישם תיקון דמוי FIR לאחר מסנן decimation.עבור קריאה נוספת על קלמנט דיגיטלי ב sigma-delta ADCs, ראה את המאמר הטכני FLT:0Analog התקנים על טכניקות caliation 1LT:1 .

3. Modulator Topology Enhancements

המונחים: noise Shaping

הגדלת סדר המודולטור דוחפת רעש קוונטי יותר מתוך להקת הריבית, הפחתת שגיאות בפס ואת הצורך רכיבים אנלוגיים ליניאריים מאוד.עם זאת, יציבות הופכת מאתגר יותר. Cascade (MASH) כדי להתנצלויות להפיץ את הרעש הקוונטי על פני לולאות מרובות ו recombine אותם דיגיטלית, השגת ליניאריות מעולה ללא דאגות.

Multibit Quantizers

החלפת קוונטין חד-ביט עם מולטי-ביט קוונטי (למשל, 3bit או 4bit) מפחיתה את גודל שלב הקוונטי ומשפרת באופן מהותי את ליניאריות על ידי הורדת השגיאה הקוונטית ampude.המסחר הוא כי DAC הפנימי במסלול משוב חייב להיות מאוד ליניארי.

« מזון קדימה נגד משככי

ארכיטקטורות הזנת קדימה להפחית את תנודת האות בפלטי אינגרה, הורדת העיוות של דגימה שאינם לינאריות. Feedback topogies מציעים יציבות טבועה טובה יותר, אך דורש תנודות גדולות יותר.בחירת הטופולוגיה הנכונה עבור הליני הנדרש ו-SNR היא החלטה עיצובית קריטית.

4.שלבים - סימולציות

ברמת הטרנזיטור, מספר טכניקות מגבירות את ליניאריות:

  • (ב) ,0) מתגי מלכוד 1 (FLT:1 ), לשמור על מתח קבוע של קוד שער במהלך הדגימה, צמצום וריאציות התנגדות מתג והזרקת מטען.
  • (ב) [15] , [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ייצוב (CMFB) ייצוב:0) משוב הפלט המשותף של ה-Integrator נותר יציב, מונע עיוות.
  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

המונחים: system-Level Considerations

קוררציה אינה רק בעיה אנלוגית; עיצוב המערכת ממלא תפקיד מרכזי.

  • (FLT:0)Clock JitterdirדחייהFLT:1 - השתמש ב- נמוך ג'יטר PLL או או אוסטרטורים גבישיים חיצוניים. Sigma-delta Modulators רגישים לשעון ג'רמי כי הוא מציג אי ודאות מדגימה.
  • (ב) אספקת חשמל:0) בידוד אספקה 1 (FLT:1) - מסילות אנלוגיות ורשתות דיגיטליות עם ferrite beads ו-dropout הרגולטורים (LDOs).
  • (FLT:0) ניהול קדמון 1 (FLT) - ⁇ טמפרטורה על פני השבב גורם סחף לא מתאים.
  • (ב) ,0) שיטות הטובות ביותר של LT:1 - להימנע מלתת אותות דיגיטליים ליד נודים אנלוגיים רגישים. השתמש טבעות שמירה ו עמוק N-wells כדי לבודד רעש תת-קרקעי.

טכניקות מתקדמות: דינמיות יצירתיות ו-Data-Weighted Averaging

עבור ריבוי סיביות sigma-delta ADCs, הליניוניות של משוב DAC היא לעתים קרובות צוואר הבקבוק. דינמיקה אלמנט תואם (DEM) לסובב את השימוש של אלמנטים DAC (מקורות עכשוויים או capacitors) כך שגיאות לא תואמים מומרים לתוך רעש רחב יותר מאשר עיוות הרמוני של נתונים במשקל (DWA) הוא אלגוריתם פופולרי DEM כי משתמש את האפקט הקוונטי של חומר DVA הוא גם כן, אשר יכול לשפר את האפקט הראשוני של חומר DLT.

מסקנה

(1) השגת ליניאריות גבוהה ב-Sigma-delta ADCs עבור יישומים בעלי ערך גבוה דורש גישה רב-פנית (מעלה של הוראות מודולטור, תוך שימוש ב- Multibit קוונטים עם אלגוריתמים DEM, הוספת dither, יישום דליות דיגיטלית, וקידוד מעגלי אנלוגיה מופחתים כל לתרום לצמצום עיוות ושיפור של שיטות מערכת-L / L-L.