מבוא לאתגרי קרינה ב- Orbital and Deep-Space Electronics

תכנון מערכות אלקטרוניות לחלל פירושו להתעמת עם סביבה שונה באופן קיצוני מתנאים ארציים.העדר אווירה מגן ומגנטוספירה רחוק מסיבוב כדור הארץ נמוך חושף כל מרכיב לשחיקה מתמשכת של חלקיקים באנרגיה גבוהה.בין אבני הבניין התכליתיים ביותר הזמינים למהנדסי לוויין לשרוד את ה- FPGAs. תצורה מחדש שלהם מאפשרת עדכונים, עיבוד אותות מורכבים, שילוב של פונקציות מרובות למכשירים מרובים, הפחתת תכונות מכניות של קרינה פשוטה, אך ורקמות, עם יעילות של חומרת, עם יעילות של סיליקון.

המאזניים גבוהות: כשל רכיב יחיד בלווין יכול להפוך שנים של מאמץ הנדסי חסר תועלת, שעלול לשבש תקשורת, ניווט או תצפית מדעית. מחסני שער ניתנות להגדרה הפכו לעמוד השדרה של מערכות מחשוב חלליות, משום שהן מאפשרות למהנדסים ליישם לוגיקה דיגיטלית אישית ללא מגבלות הנדסיות ברורות של משימות משולבות ברזולוציה מסוימת כיום.

ספקטרום קרינה בלתי נשכח והמכניזם שלו

קרינה חלל אינה מונוליטית; היא כוללת חלקיקים לכודים בחגורת פלנטרית, חלקיקים אנרגטיים מהשמש מן התלקחות והמכשירים המוניים הכליליים של חברת החשמל, וקרני קוסמים רגישים שמקורם מחוץ למערכת השמש שלנו.הדאגות העיקריות למכשירים המוליכים למחצה הן בסך הכל מינון ממין (TID) ואפקטים חד-קרקעיים פחות עמידים (SEE) מצטברים לאט לאט ככל חלקיקים טחמוצים בפחמיים, במיוחד, אך ורקמותקים בשרירים נמוכים יותר, אך ורק לאחר שעדיין לא יכולים לגרום לתפקודים נמוכים יותר.

תופעות חד פעמיות מתרחשות באופן מיידי כאשר חלקיק אנרגטי אחד להפקיד מספיק מטען כדי להרגיז תא זיכרון, להפוך את הנקה, או לגרום לאירוע צעיף הרסני של FPPGAs, אשר מסתמכ על מיליוני תאים תצורה SRAM או מתגים מבוססי פלאש כדי להגדיר פונקציות לוגיות המסומנים, SEUs הם את האמינות הדומיננטית (מערכת חלקיקים יכולה לשנות routing), לשנות טבלת כניסה, או מכונה מושחתת).

האנרגיה של חלקיקים אלה נמדדת בהעברת אנרגיה ליניארית (LET), המובאת ב- MeVCM2/mg.השפעת האופיינית של חלקיקים בערכי דואר שונים מגדירה את ההסתברות של התרחשות SEE עבור מכשיר מסוים.תוכנית המשימה להשתמש במודלים כגון CREME96 או SPENVIS לקביעת שיעורי אירוע צפויים המבוססים על פרמטרים ממושכים, מחזור סולארי, והגנת הנחות כבדות בסביבה של אורכיפות נמוכה של כדור הארץ.

FPGA טכנולוגיה Foundations: Where Vulnerabilities Hide

לא כל ארכיטקטורות FPGA להגיב באותה מידה לקרינה.שלוש טכנולוגיות התכנות הדומיננטיות - SRAM, פלאש ואנטי-שימוש - כל אחד נושא יתרונות וחולשות שונים בהקשר חלל.הבחירה של טכנולוגיית הבסיס משפיעה ישירות על האופן שבו צוות עיצוב מתקרב להפחתה של קרינה.כל ארכיטקטורה עושה שינויים שונים בין צפיפות, יעילות מחדש, צריכת חשמל וסובלנות פנימית של פעילות גופנית אלה מאפשרת למהנדסים כדי להתאים את הביצועים הטובים ביותר, או את הגמישות הטובה ביותר, אם מערכת המרבית, כלומר, כלומר, אם היא החידושים הכי פשוטה יותר, אם מערכת הגמישות הטובה ביותר, או החידושים, אם היא החידושים, כלומר, אם היא יעילה יותר, אם היא החידושים הכי טובה יותר, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותה, יעילותם, יעילותם, יעילותם, יעילות, יעילותם, יעילות יתר, יעילותם, יעילותם, יעילות, יעילותם, יעילות כוח, יעילות, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, יעילותם, צריכת חשמל,

FPGAs מבוסס SRAM

SRAM FPGAs מאחסנים את התצורה שלהם במערך של תאי זיכרון תנודתיים.זה הופך אותם ללא אינסוף תצורה מחדש גמישים מאוד, אבל גם רגיש מאוד ל-SEUs. שביתה חלקיק אחד יכול להשחית את התצורה bitstream, שינוי הפונקציה של המכשיר עד שהוא מחדש סיליקון CPGen מבוסס בדרך כלל דורש תיקון משולש (R) ברמת העיצוב, בשילוב עם תצורה תצורה תצורה של AMD CRAM מציע תיקון CREACHSTOST CREACHST CRAST CRAST CRAST CRAST CRAST CRAST CRAST CRAST CRAST סיליקון קשיחה, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כולל CRAST CTM, כולל CRAST CRAST CRAST CRAST CRAST CRAST CRAST CRAST CRAST CRAST CRAST CRAST CRAST, כולל תיקון CRAST, כולל תיקון סיליקון יעיל, כולל סיליקון חזק, כולל תיקון CRAST CRAST CRAST CRAST, כולל סימולציה דורש בדרך כלל דורש בדרך כלל דורש בדרך כלל דורש בדרך כלל דורש תיקון סימולציה מופעל תיקון CRAST C

למרות הרגישות שלהם, SRAM FPGAs לספק את צפיפות ההיגיון הגבוהה ביותר וביצוע DSP, מה שהופך אותם משכנעים עבור עיבוד עומס גבוה באמצעות חישובי, כגון מכ"ם של קצבים סינתטיים או הדמיה היפר-ספקטרוםית.המפתח הוא תקציב עבור overhead of TMR, לעתים קרובות נסיעה של מערכת תצורה עצמית קבועה, וליישם אסטרטגיה מתפתלת חזקה בתוך תוכנית ניהול תקלות הכולל.

פלאש מבוסס FPGAs

פלאש FPGAs תצורה של תצורה לא רצונית צפים טרנזיסטורים צפים.זה מבטל מיד את הצורך בזיכרון האתחול החיצוני ואת התצורה המשויכת SEU פגיעת ברמת מתג.תאים התצורה הם חסינים באופן חד-משמעי על תצורה המושרה קרינה; עם זאת, הטכנולוגיה הפלאשבת עדיין יכולה לחוות אובדן מטען חשמלי מבוסס TID, וחלקיקים אנרגיה גבוהה יכולים לגרום להפרעות פונקציונליות בשליטה על המשתמש בתוך התצורה של התצורה של ה-FGRic בתוך ה-FGhards:

אחסון תצורה מבוסס פלאש פירושו כי אירוע יחיד יכול רק להרגיז את הספידפסים של משתמשים לחסום RAM, לא את ההגדרה ההגיון עצמו.זה באופן דרמטי מפשט את ארכיטקטורת הסובלנות של ה- TMR באופן סלקטיבי לרישום משתמשים קריטי ללא דאגה לגבי שחיתות זיכרון תצורה.הספקת בקרת נתונים פשוטה יותר עבור חלליות שעדיין צריכות להתאושש במהירות לאחר מחזורי כוח או לשרוד תקופות ארוכות ללא תצורה ראשונית של הפלאש-אפגניבה מבוססת על בסיס סיליקון, הדורשת פונקציות סיליקון.

FPGAs מבוסס אנטי-FPG

טכנולוגיה אנטי-פוזה מייצגת את ההנעה האולטימטיבית של קרינה עבור לוגיקה חד פעמית.ההגדרה של סימולציה מבוססת על ידי קרינת אינפוזיה זעירה מפוצץ קישורים זעירים, יצירת קשרים קבועים, מאחר שהלוגיקה היא פיזית קשה, SEU בתצורה הם בלתי אפשריים.אנטיFPGAs יכול לעמוד ברמות TID קיצוניות יותר מ -300 krad ובאופן טבעי הם חסינים מפני מגבלות יסוד, כי הם לעתים קרובות לא ניתן לשנות לוגיקה מסוימת.

כמות של קרינה קשיחות: סטנדרטים ופרדוקסים קריטיים

בחירת FPGA דורש מעבר לתנאי שיווק והחלטות ריצוף בנתונים סטנדרטיים של בדיקות וניתוח סביבתי ספציפי למשימה. הפרמטרים הבאים יש לתעד בבירור על ידי היצרן או צד שלישי מהימן.ללא נתונים אלה, כל טענות של סובלנות קרינה הן למעשה בלתי ניתנות לערעור, ואת הסיכון למשימה לא ניתן להעריך כראוי.

Total Ionizing Dose Life

ב- raded (Si) או krad.חפש נתונים עד סוף-סוף של מינון עם שולי.בדרך כלל, בדיקות קרינה עוקב אחר MIL-STD-883 TM 1019 או ESCC Basic Specification No. 22900.הסף המקובל עבור שינוי קצבי וכישלון פונקציונלי חייב להתאים את המשימה שלך הגנה בדיקות TID מבוצעת על ידי חשיפת מכשירים ל- cobaltam 60me טיפוסית בדרך כלל ל-i-i-i) ל-i-i-i-i-i-i-i-i-i-i-i-i-i-upit%, לעומת זאת, כלומר, כלומר, כלומר, כלומר, לדוגמה, כדי לספק השפעות טיפוליות נמוכות מאוד, פחות או ל-D (כלומר, פחות טיפוליות (כלומר, פחות טיפוליתרון נמוך יותר מ-S) עבור בדיקות טיפול רפואי) עבור בדיקות טיפול רפואי) עבור בדיקות טיפול ב-D-D-D-D-D) עבור בדיקות טיפוליות טיפול ב-D-D-D-D-D-D-D-D-D-D-D-R) עבור בדיקות טיפול ב-ידי בדיקות טיפול ב-ידי בדיקות טיפול רפואי (אומדכאוריד-ידי בדיקות טיפול ב-

שם הסרטון: Single-אפילוt Latchup Immunity

אירוע הרסני חייב להיות נמנע לחלוטין.המכשיר צריך להיות מובטח SEL-אינטי עד סף העברת אנרגיה ליניארית מעל סביבת יון כבדה הגרועה ביותר, המפורטת לעתים קרובות גדול מ 60 MeVCM2 / מ"ג. רבים מודרני קיצוני-סובלנות FPGAs להשיג ערכים מעל 100 MeV2 / מ"ג על ידי טמפרטורות אפיקסיביות או בידוד עמוק.

SEU ו-SET

עבור זיכרון תצורה, שיעורי שגיאה קטנה ליום המכשיר במסלול נתון חייב להיות צפוי באמצעות כלים כגון CREME96. עבור טבלאות של משתמשים, לצפות לניתוח צלב המסופק על ידי הספק.הנתונים האלה משמשים בגודל TMR ואדריכלות מתפתל כך שהעיצוב עומד על הזמן הנדרש בין סדקים (MTBU) נמדד בדרך כלל על ידי חשיפת התקנים ל- SETO במהירות גבוהה יותר, כך שהעיצוב יכול לספק פרמטרים מורכבים של לוגיקה מסוימת.

עיצוב-Level Mitigation: Integrating Fault Tolerance into the FPGA

לא משנה כמה קרינה-סובייקטיבית סיליקון הבסיס עשוי להיות, לוגיקה המשתמש חייב להיות קשה.TMR היא טכניקת התווך, שבו כל רישום רגיש הוא מסובך השער הרוב מצביע על הפלט הנכון עבור מכונות המדינה, TMR יכול להיות מיושם או על שבבים בודדים או כדי המדינה כולה להירשם עם קידוד אדום ( המודרנית כלי סינתזה יכול להוסיף TMR, אבל oversight נדרש כדי למנוע עותקים מרובים) או כדי למנוע פגום על ידי תאים פיזיים יותר על ידי תאים).

המונחים: different Modular Redundancy Implementation

העיקרון של TMR הוא פשוט: שלושה עותקים של כל פונקציה לוגיקה לפעול במקביל, ורוב מצביע בוחר את הפלט.אם עותק אחד חווה שערורייה, שני אלה מחוץ לתוכו והפלט הנכון נשמר.עם זאת, יישום TMR דורש ביעילות תשומת לב למספר נושאים עדינים (המצביעים עצמם חייבים להיות מוגנים מספיק, בדרך כלל באמצעות מעצבי חיקוי שעון חייבים להיות מעוצבים כך שאירוע יחיד אינו יכול להשפיע בו זמנית על שלושה עותקים של מיקום יחיד, אך ורק כדי להבטיח את הסימון יחיד של ציוד יחיד, אך ורק על מיקום יחיד, אך ורק על ידי תאים חד-מדומים, אך ורק על ידי תאים חד-מדומים, אך ורק כדי להבטיח את הני, אך ורק שלושה עותקים בודדים, אך ורק כדי להבטיח את התקפים, אך ורק על ידי תאים פגומים יותר, אך ורק כדי להבטיח את אחד.

ה- TMR הוא משמעותי: ניצול לוגיקה בדרך כלל עולה על ידי גורם של שלושה עד ארבעה בהשוואה לתכנון לא מוגן, ועומס קידוד לעתים קרובות עולה באופן יחסי. עבור עיצובים גדולים, זה יכול להיות כי מכשיר אשר יהיה בנוחות להתאים עיצוב לא מוגן עשוי לדרוש נתיבים גדולים ויקרים יותר כאשר TMR מוחל על צריכת חשמל גם כ- משולשים, אשר חייב להיות אחראי על החללית, עבור פונקציות רבות פחות קריטיות, כולל טיפול יעיל של טיפול.

זיכרון זיכרון שבץ

עבור SRAM FPGAs, קידוד זיכרון תצורה דורש בקר ייעודי, לעתים קרובות מיושמת במיקרובקר עמית rad-hard או מודול קשיח על שבב.הסרב חייב לעבור דרך כל bitstream מהר יותר מאשר שיעור הצטברות הגרוע ביותר SEU למנוע הפעלה מרובה קצת מכוער בתוך מתחם TMR אחד מתבוסה של הצבע.

ניתן ליישם את סרוקינג כנפיחות עיוורת, שבו כל bitstream נכתב מחדש מעת לעת ללא אימות, או כפי שפענוח קריאה, שבו כל מסגרת תצורה נקראה בחזרה, לבדוק שגיאות באמצעות CRC או ECC, ורק מתוקן כאשר שגיאה מוגדרת מסגרת הפעלה מסוימת של בדיקת מיפוי יעיל יותר כי זה רק מפריע את התצורה במידת הצורך, אבל זה דורש בקר מורכב יותר וזיכרון נוסף לאחסון צפוי לתקן את התצורה של תיקון סטנדרטית של תיקון CGA באופן אוטומטי.

חסימת RAM וזיכרון

לא יעיל מערכת ההפעלה FPGAs בעיקר לחסל את תצורת תצורה, אבל כל הטכנולוגיות עדיין צריך הגנה על חסימות RAM. בלוקים אלה לעתים קרובות נבנות ב- EDAC עם תיקון שגיאות יחיד וגילוי כפול (SECDED) במילה. Scrupping את ה- RAM ללא הפסקה בזמן ה- RAM חייב להיות חיוני גם אם תצורת EDAC היא S-EU-I.

התאמת FPGA בחירה ל-Mission profiles

לא כל חלל FPGA צריך לשרוד חגורת קרינה Jovian.תהליך הבחירה חייב להתחיל עם ההגדרה של סביבת הקרינה המשימה, בדרך כלל נגזר פרמטרים מסלוליים, שלב מחזור השמש, ומגן מסה. מדיניות עיצוב קרינה שולי (RDM) מדיניות, בדרך כלל גורם 2 על TID וגורם על שיעורי SEE, מוחל.הפרופילים הבאים ממחישים קריטריונים אופייניים עבור כיתות שליחות שונות.

כדור הארץ נמוך

קבוצות LEO עבור תקשורת או כדור הארץ ניסיון סביבה קרינה שפיר יחסית, במיוחד בנטיות נמוכות של משימות קצרות של שלוש עד חמש שנים והלחץ המסחרי למזער את העלות שנעשתה FPGAs מבוסס SRAM מ- COTLEX-7 או Artix סדרה, לא ניתן לטפל באופן רשמי בתוכנות ה-Subnm, אך ורק לאחר ניתוח מסחרי של LExA) ניתן להבטיח את דרישות ה-CRM (L) עבור קיבולת גבוהה יותר מ-SEL 50A) עם קיבולת גבוהה יותר של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת COL.

כדור הארץ בינוני אוביט וגיאוסטרי אורביט

MEOstatic ו- GEO מציגים סביבה אלקטרו-אלקטרונית וחמורה, עם הלב של חגורת הקרינה החיצונית הניבה צבירת TID גבוהה.זה המקום שבו מכשירים מבוססי פלאש כמו Microchip RTG4 באמת להצטיין.עם 300 יכולת השחרור שלה ומערכת ההפעלה התצורה של תצורה ייחודית SEU, למרות שלעתים קרובות יש צורך במשימות הפחתה מהירה יותר של רזולוציה גבוהה, למרות שיש צורך ברזולוציה גבוהה יותר של מערכת ההפעלה של אבטחה גבוהה יותר, אם כי הם לעתים קרובות יש צורך ברזולוציה גבוהה יותר, כולל תכונות מורכבות אבטחה גבוהה יותר.

משימות חלליות וכוכביות

משימות חלליות וכוכביות פנים אל פנים חגורות אינטנסיביות של צדק או משך זמן רב ברוח השמש.כאן, מחזורי TID יכולים לעלות על 1 מראד מאחורי רק הגנה צנועה. Antifuse או פלאש FPGAs מיצרנים כמו מיקרוצ'יפ או סדרת ה- BRAVE האירופית חייבים לעתים קרובות לשרוד את טווח האלקטרוניקה המשותף היחיד.

כוח, תמים, ו-Purating Realities

צריכת חשמל בחלל קשורה ישירות לגודל מערך השמש, יכולת הסוללה ומורכבות מערכת ניהול תרמיים.A כוח נמוך FPGA לא רק להפחית את כוח הצומת הכולל, אלא גם מפשטת חום דחייה בתוך ואקום שבו ההתנהלות והקרינה הם המנגנונים רק קירור FPA, עם כוח קרמיקה נמוך שלה, הם שימושיים במיוחד עבור פונקציות משק בית תמיד.

האריזה ה-PCI חשובה במיוחד למשימות ארוכות של התחמשות, כי היא מונעת לחות ומזהמים להגיע למות.עם זאת, חבילות קרמיקה הרמטיות כבדות ויקרות משמעותית מחבילות פלסטיק, והמגמה בתעשייה היא להשתמש בחבילות פלסטיק עם ציפוי קונפורמאלי למשימות קצרות יותר של LEO, כאשר משקל הוא קריטי.עבור משימות בין כוכבי הלכת ו-GPSO לווייני תכנון ארוכים, הסוללות שלה עדיין יכולות להיות ממושכות, כמו גם בדיקות סטנדרטיות, אך הן דורשות של מערכות הפעלה של מערכות הפעלה של מערכות הפעלה של מערכות הפעלה, אך הן יכולות להשתמש ב-ממות, אך ורקמות, אך הן יכולות להשתמש ב-Ric.

שרשרת אספקה ותמיכה לטווח ארוך

היבט קריטי אך לעתים קרובות מתעלם הוא השלמות של שרשרת האספקה של רכיב למשימות חלל שעשויות להימשך עשרות שנים מעיצוב ועד סוף החיים.ה-FPGA שנבחר חייב לבוא עם מפת דרכים של זמינות לטווח ארוך, או התוכנית חייבת לרכוש מספיק זמן גיאוגרפית התקנים מ- AMD, מיקרוצ'יפ, ו- Teledyne2v מוסמך נתמך בדרך כלל עם מחזורי מוצר, אבל זה חייב לקבל מספיק זמן כדי להבטיח את ההתחייבות של ציוד אחסון מיידי של ספקים.

תמיכה לטווח ארוך כוללת גם זמינות כלי תוכנה. FPGA עיצובים נוצרים בדרך כלל באמצעות שרשראות כלי ייחודי הספק כי לא להיות תואם לאחור על פני מספר גרסאות עיקריות. תוכנית אשר בוחר משפחה FPGA חייב להבטיח כי הכלים העיצוב יישארו זמינים ונתמכת עבור פיתוח הצפוי ואת חיי התפעוליים של החללית יש ספקים להציע הסכמי תמיכה מורחבים עבור תוכניות חלל, ומבטיחה כי כלי ספציפי יישאר זמין עבור מערכת הפעלה זמין גם כן צריך להיות מתוכנן כדי להפחית את העיצוב של עיצוב זמין עבור עיצוב זמין עבור עיצוב זמין.

יישום מעשי: שיטת בחירה של צעד-בי-שלב

בהתחשב במספר גורמים, תהליך החלטה מובנה מסייע לנווט את ה- Tradingoffs. מהנדסים עשויים לעקוב אחר רצף זה כדי להעריך באופן שיטתי מועמדים FPGA נגד דרישות המשימה:

  1. (FLT:0)Define Missionקרינה וסביבת האמינות.Builddph:1) שימוש בכלים כמו SPENVIS ו- CREME96, compute TID, עקירה נזק, ו- ion כבד מציין את רמת האמון הנדרשת.מפה לדרוש TID krad ו-SEE סף חסינות. Includes את גורמי השולי כפי שהוגדרו על ידי מדיניות שולי התכנון של התוכנית.
  2. (FLT:0)Determine Performance המעטפת.FLT:1 Sense צפיפות לוגיקה, DSP פרוסות, סרDes Pathways עבור קישורים נתונים מהירים במהירות גבוהה, ורוחב הפס זיכרון זה מצמצם את המועמד FPGAs לכמה משפחות. צור גיליון נתונים מורחב לנתוני ביצועי המפתח עבור כל מכשיר מועמד וסימן אלה שלא עומדים בדרישות.
  3. (FLT:0)Fiter by Technologyסובלנות.FLT:1 למשימות מתחת 100 krad, ה- COTS SRAM FPGAs עשוי לעבור.עבור יותר מ -100 krad, להתמקד בפלאש-סובלנות או rad-Hard SRAM. עבור יותר מ -300 krad, לשקול אנטיפוזה או את הבזק הגמישות הגבוהה ביותר של הבזק.
  4. (FLT:0) העלות של הפחתה.I.Evaluate ..ve.ilLT:1 ; עבור SRAM FPGAs, לחשב את ההיגיון מעל ראש TMR ו scrupping, ולוודא כי העיצוב המתקבל מתאים עם שולי. עבור התקנים פלאש, להעריך אם מספיק להפוך את הפחתת המשתמש SEU הקטנת הקטנת הקטנת ⁇ ניתן להשיג עם ניתוח עלויות סלקטיבית TMR.
  5. [01:0] ,UVendor הסמכה היסטוריה.FLT:1ir Review המכשיר הקיים של מורשת הטיסה:2NASA NEPP תוכנית הסמכה FLT 3 מפרסם דוחות בדיקה נרחבים על FPGAs כי הם בלתי חוקיים להבנת התנהגות בעולם האמיתי בתנאים נציג.
  6. (FLT:0Validate כלי זורם תמיכה.FLT:1 ודא כי הכלים עיצוב FPGA כוללים את התוספת TMR, מגבלות מיקום עבור אמינות, וכי זרימת מיקום קרינה-הטווח והמסלול מאופיינת.לדוגמה, Xilinx Vivado עם מכשיר שגיאה Soft Mitigation הליבה או Microchipo SoC עם עיצוב ייעודי שלה-raded-raded לבדוק את המכשיר מאחורי המכשיר ספציפי תמיכה כלי עבור מכשיר ספציפי, כי אתה יכול לתמוך כלי תמיכה מרחוק.

This methodology should be applied iteratively as the design matures. Initial trade studies may eliminate entire device families quickly, while detailed analysis at later stages focuses on differentiating between closely matched candidates. The results of the selection process should be documented in a trade study report that captures the rationale for the selected device and the risk assessment for any candidates that were rejected despite meeting basic requirements. It is also wise to identify a second-source option where possible, particularlyעבור תוכניות ארוכות-מהות שבהן המכשיר הראשי עשוי להיות לא זמין.

טכנולוגיות מתפתחות וכיוונים עתידיים

הנוף ה-FPGA לחלל מתפתח במהירות.המבוא של נופי FinFET מתקדמים, כמו AMD 7nm Versal Fitive SoC, מבטיח צפיפות גבוהה אך מביא אתגרים חדשים הקשורים להפרעות מרובות תאים של האיחוד האירופי, בהשוואה ל-SRAM מושכת, ו- SEFI חדש משקף את הביצועים של מערכת ההפעלה RT-On-Over-chip.

העלייה של RISC-V רכות בתוך FPGAs היא פתיחת פרדיגמה חדשה עבור סובלנות מוגדרת תוכנה, שבו צינור עיבוד כולו יכול להתאים את האסטרטגיה המקשה שלה על בסיס סביבת הקרינה בזמן אמת בשילוב עם גלאי חלקיקים על שבב אשר מודדים את השפעת הקרינה הנוכחית, חלל FPGAs יכול להתאים באופן דינמי את רמת הפחתת המורכבות שלהם בסביבה של הגנה סולארית ולהגדיל את ההשפעה של תאים חד-חמצני.

מסקנה: בניית Core מחשוב גמיש עבור הקוסמוס

בחירת FPGA לחלל היא פעילות לאזן ביצועים, גמישות, וחוסן מפני סביבה עויינת ללא הרף.אין מכשיר טוב אחד לכל המשימות; הבחירה הנכונה זורם מניתוח ברור של סביבת הקרינה, התכונות הקשות של טכנולוגיית הסיליקון, ואת יסודיות של הפחתת רמת העיצוב שניתן ליישם.

תהליך ההחלטה חייב להיות מוטבע בנתונים של בדיקות תקינים וכלים אנליטיים סטנדרטיים.הספקו טענות על סובלנות לקרינה צריך להיות מאומת נגד תוצאות בדיקה עצמאיות, ואת ההשפעה המלאה של טכניקות הקטנת יש לקחת בחשבון עבור תקציבי משאבים ותכנון לוח הזמנים. על ידי הערכת מועמדים נגד סביבות קרינה סטנדרטיות, הכרה במלואה של סובלנות, ומעורבות עם קווי מבחן לטווח ארוך יותר של טכנולוגיות הפעלה של אנרגיה מתחדשת, כמו גם על ידי פיתוח יעיל יותר של מערכות ההפעלה של פעילות גופנית, כמו גם על פני השטח, כמו גם על ידי פיתוח לטווח גבוה יותר של טכנולוגיות אבטחה לטווח גבוה יותר, כמו גם על פני השטח של פעילות גופנית, אשר יכול להמשיך את תהליכי אבטחה גבוהה יותר, כמו גם על ידי פיתוח לטווח גבוה יותר של טכנולוגיות אבטחה גבוהה יותר של פעילות גופנית, כמו גם על ידי פיתוח לטווח גבוה יותר של פעילות גופנית, כמו גם על ידי פיתוח לטווח גבוה יותר של טכנולוגיות אבטחה לטווח גבוה יותר של פעילות גופנית, כמו גם על ידי פיתוח לטווח גבוה יותר של טכנולוגיות מתקדמות יותר של פתרונות לטווח גבוה יותר של פעילות גופנית, 000 יעיל יותר של פעילות גופנית, 000 זמן קצר יותר של פתרונות לטווח גבוה יותר של פתרונות לטווח גבוה יותר של פתרונות לטווח גבוה יותר של פתרונות לטווח גבוה יותר של פעילות גופנית, אשר יכול להמשיך את פני השטח של פעילות גופנית, כדי למנוע פתרונות לטווח