מבוא למשפחות לוגיות דיגיטליות

משפחות לוגיות דיגיטליות סטנדרטיות של מעגלים משולבים אשר מיישמות שערי לוגיקה בסיסיים (AND, OR, לא, NAND, NOR, XNOR, XNOR) באמצעות טופולוגיה מעגלית משותפת ומאפיינים תפעוליים.משפחות אלה מגדירות פרמטרים קריטיים כגון מתח היצע, רמות לוגיות, שולי רעש, עיכובים של מיקרו-טווח עבודה, פיזור כוח ושביעות רצון.

Transistor-Transistor Logic (TTL)

קונטקסט היסטורי ופיתוח

TTL הופיע בתחילת שנות ה-60 כורשו למשפחות לוגיות קודמות כמו RTL ו- DTL טקסס מכשירים הציגה את סדרת TTL המוצלחת הראשונה מבחינה מסחרית (סדרת 74xx) בשנת 1964, והפך במהרה לסוס העבודה של המהפכה הדיגיטלית.TTL משתמשת ב- bi קוטבי צומת (BJTs) כ-BJTs) הן להחליף את האלמנטים והן במבנה הקלט, מה שמאפשר למהירויות מהירות יותר ויותר טובות יותר ויותר מ- 7400 החסינות מ-T.

כיצד TTL עובד

בשער TTL, שלב הקלט מורכב מקבוצה דו קוטבית דו קוטבית - עיצוב חכם שמשחל את דיודות קלט המשמש DTL.שלב הפלט בדרך כלל משתמש תצורה של טוטמסטר (זוג דחיפה-פונק של טרנזיסטורים) המספק משיכה פעילה ומשיכה לאחור, מניב שינויים מהירים ורמות לוגיות נמוכות.

  • לוגיקה נמוכה (0) בדרך כלל 0 V ל 0.8 V
  • לוגיקה גבוהה (1): בדרך כלל 2.0 V עד 5.0 V (עם VFLT:0,03)

שער TTL סטנדרטי מתפזר בערך 10 mW ויש לו עיכוב של בערך 10 ננונים, שילוב שהיה המדינה-of-the-art בשנות ה-60 וה-70.

TTL Subfamilies והדמויות שלהם

עם הזמן, TTL התפתח למגוון רחב של תת-ימיות, כל אחד מהם מאופיין בפרמטר שונה:

  • (FLT:0)Standard TTL (74xx): ההרחבה הראשונה, עם עיכוב טיפוסי של ההרחבה - 10 ns ועוצמה - 10 mW לכל שער.
  • (ב) ⁇ (ב-0) ⁇ ⁇ (74Lxx): ⁇ FLT:1 הפחתה של כוח (- 1 מ') בעלות מהירות איטית יותר (33 ns).
  • (ב) [15] ,9hottky TTL (74Sxx): אנדרט ( 1:1 השתמש ב transisted-clamped-clamped Transistors כדי למנוע החלמה, השגת עיכובים נמוכים כמו 3 ננוסים, אך עם כוח גבוה יותר (19 mW).
  • (FLT:0)Low-Power Schotky TTL (74LSxx): FLT:1 משולב של שטק יחד עם ערכים מנוגדים גבוהים יותר, לשפוך כוח ל -2 mW תוך שמירה על מהירויות מכובדות (~9.5 ns) סדרת 74LS הפכה למשפחה הפופולרי ביותר TTL בסוף שנות ה -70 וה-80 של המאה ה .
  • (FLT:0)Fast TTL (74Fxx): ההרחבה 1 (טכנולוגיות טקטאקי מעודן יותר עבור עיכובים מתחת ל-4 ns עם כוח מתון (5.5 mW).
  • (FLT:0) מתקדם שטאקי (AS) ו- Advanced Low-Power Schotky (ALS):FLT:1 הציג בשנות ה-80 כדי להתחרות ב-CMOS המתפתחת, תוך מהירויות דומות ל-74S אך עם כוח נמוך יותר.

יתרונות ואכזבות של TTL

(FLT:0) Advantages:FLT:1 TTL מציע חסינות רעש חזק, יכולת כונן סימטרי, ותקן מנוהל היטב, קל לשימוש מבנה התפוקה שלו יכול להטביע או מקור משמעותי הנוכחי, מה שהופך אותו מצוין לנהיגה שערי TTL אחרים, נוריות, וממסרים קטנים ללא שבבי bu נוספים.

(FLT:0)Disadvantages:FLT1 TTL צורכת באופן משמעותי יותר כוח סטטי מאשר CMOS כי הפלט שלה לנטום-פול שואב כל הזמן זרם, ואת מבנה הקלט שלו (עברים מרבי-מיטר) יכול לגרום לבעיות עם קלטות לא בשימוש. אספקת 5 V הקבועה גם הפך למגבלה של חצי מוליכים למחצה ג'רנט.

למרות חסרונות אלה, TTL נשאר דומיננטי דרך שנות ה-80 ועדיין משמש במערכות מורשת רבות והקשרים חינוכיים. 74HC מודרני ו-74HCT CMOS חלקים הם תחליףים לא תואמים עבור עמיתיהם TTL, המאפשר שדרוגים ללא תכנון מחדש של לוחות.

Metal-Oxide-Semiconductor (CMOS)

מקור ועלייה ל Dominance

טכנולוגיית CMOS הוצעה לראשונה על ידי פרנק Wanlass וצ'יה-טאנג סהה בשנת 1963, אבל לקח יותר מעשור להיות פעיל מבחינה מסחרית בשלגרי ייצור.RCA CD4000, שהוצג בשנת 1968, סימנה את המשפחה הלוגיקה הראשונה הזמינה ביותר CMOS מוקדם CMOS היה איטי יותר מאשר TTL אבל הציע להיעלם נמוך צריכת חשמל סטטית - רק מיקרווואטים לשער כאשר הוא אידיאלי עבור אינטגרציה גבוהה.

פריצת הדרך הגיעה בשנות ה-80 כאשר ה-CDC מאפשר CMOS להתאים ולאחר מכן לעלות על מהירויות TTL תוך שמירה על היתרון שלה היום, מעל 99% מכל ה-ICs הדיגיטליים - ממיקרו-מעבדים לזיכרון ועד להתאמה אישית של ASICs - נבנות באמצעות טכנולוגיית CMOS.

עקרון הפעלה

(הופנה מהדף CMOS) משתמש זוג משלים של MOSFETs: transistor (n-channel Transistor) כדי למשוך את התפוקה נמוך, ו transistor (pMOS) כדי למשוך את התפוקה גבוהה.במצב יציב, רק אחד טרנסטור נמשך 6/10 / F {\displaystyle \ F} אינו פועל באופן ישיר מ-VFential:0DDLTFalLT1 לקרקע - כלומר, רק ל-Fir=Fir=Fir=Fir=Fir=Fir=Firi=Fird=R2=R2=Fird=Fird=Ric) כאשר הוא כוח ⁇ i=FRED2.

רמות CMOS לוגיות תלויות במתח האספקה.עבור אספקת 5 V, נמוך לוגיקה הוא בדרך כלל 0 V ל 1.5 V, וגבוה לוגיקה הוא 3.5 V עד 5 V. מודרני נמוך מתחלמת CMOS משתמש מסילות אספקה של 3.3 V, 2.5 V, 1.8 V, או אפילו נמוך יותר.

משפחות CMOS ואבולוציה

  • סדרת CMOS מקורית (CD4000): 4000FLT:1, איטי (עיכוב ההסתברות -200 ns) אך כוח נמוך מאוד.
  • (FLT:074HC (High-Speed CMOS): ibph:1 מוכר בשנות ה-80, פייתות עם 74LS TTL אבל עם צריכת חשמל CMOS ומהירויות דומות ל-74LS (~ 10 ns עיכוב ב 5 V).
  • (FLT:0)74HCT (High-Speed CMOS עם רמות TTL Input): ibFLT:1 אותו כמו 74HC אבל עם סף קלט התואמים את רמות הלוגיקה TTL, ומאפשר שילוב ישיר עם חלקי TTL.
  • (FLT:0)74AC (המתקדמים CMOS): ⁇ 1 מהר יותר מ-HC, עם עיכובים מתחת 5 ns ב 5 V. המשמש עבור ממשקי אוטובוס מהירים.
  • (FLT:0)74ACT (הקדמה ל-CMOS עם רמות TTL): FLT:1 TL גרסה לא מקבילה של 74AC.
  • (FLT:0)Low-Voltage CMOS (LVC): FLT:1 תוכנן עבור 3.3 V ופעולה נמוכה יותר, בשימוש באלקטרוניקה המודרנית.
  • (FLT:0)Ultra-Low-Voltage ו-Nano-Power CMOS:FLT:1 בשימוש ב-IoT ומכשירים לבישים, פועל מתחת ל-1 V עם צריכת חשמל בטווח ננואט.

יתרונות ומגבלות

(FLT:0) Advantages: FLT:1 בעוצמה סטטית נמוכה מאוד, חסינות רעש גבוהה, טווח מתח תפעול רחב (עבור משפחות רבות), צפיפות אריזה גבוהה, ורמת קנה מידה מעולה. CMOS היא המשפחה הלוגיקה היחידה אשר העלתה בהצלחה מ 10 μm שערות בשנת 1970 עד מתחת ל- 10 ננומטר היום.

(FLT:0) התחייבויות: FLT:1 CMOS מוקדם היה איטי; CMOS המודרנית סובל זרם דליפה מוגברת בגיאומטריה קטנה מאוד, אשר מסלק את היתרון של הכוח סטטי. CMOS יש כוח דחף סימטרי (pMOS בדרך כלל חלש יותר מ- nMOS) אלא אם כן מתוכנן בקפידה.

המונחים: Eitter Logic (ECL)

« מהיר פיוני

ECL פותח בשנות ה-60 על ידי חברות כמו מוטורולה ופיירצ'ילד כפתרון יישומים דיגיטליים מהירים אולטרה-גבוהים.בניגוד TTL ו-CMOS, המפעילים טרנזירים בין חתך לבין ריצוף, ECL משתמשת ב- 2 טרנזיסטורים דו קוטביים באזור המתקדם-אקטיבי - אף פעם לא שתק אותם.זה מבטל עיכוב אחסון, המאפשר עיכובים של הדבקה נמוכה כמו 1-2 ns ואפילו מהירויות תת-שניות בגרסאות מודרניות.

כיצד ECL עובד

שערי ECL מבוססים על מגברים שונים עם מקור קבוע נוכחי.התפוקה נלקחת מן האספנית של זוג טרנסיסטאור, הפקת תפוקות משלימים (נכון ושקר) כי הטרנזיסטורים לעולם לא ישארו, המעבר הוא מהיר מאוד, אבל הזרם הקבוע פירושו פיזור מתמיד של כוח קבוע של 20-60 מ"פ שער - גם כאשר לוגיקה E משתמשת בכוח שלילי (לדוגמא ל- 10 -2) ללא לחץ על פני 100.

  • לוגיקה נמוכה: 1.75 V (VirFLT:0OLigFLT)
  • לוגיקה גבוהה: 0.9 V (VFLT:0OHIRLT)

תנוחת מתח קטנה זו (רק 0.85 V) תורמת להחלפה מהירה, שכן יש להעביר פחות תשלום לשינוי.

משפחות ECL

  • (ב) ⁇ :0ECL 10K (MECL 10K): ⁇ FLT:1 מוכר בשנות ה-70, עם עיכובים אופייניים של 2 ns וכוח סביב 25 mW לכל שער.
  • (FLT:0ECL 100K (MECL 100K): מהירות משופרת (תחת 1 ns) ותגמול טמפרטורה חזק יותר הפך את תקן עבור ציוד תקשורת מהירה במהירות גבוהה ומבחן.
  • (FLT:0)PECL (Positive ECL): גרסה 1 של אספקת חיובי (למשל +5 V) לפשט את הפונה עם משפחות לוגיות אחרות.
  • (FLT:0)LVPECL (Low-Voltage PECL): FLT:1 מאופרות ב- 3.3 V או 2.5 V, המשמשות בדרך כלל בקישורים סידוריים מהירים כגון Gigabit Ethernet, Fibre Channel, ו- PCIe שעון הפצה.
  • (ב) ⁇ :0)GaAs (Gallium Arsenide) ECLrea:FLT:1 השתמש במוליכים למחצה מורכבים למהירויות גבוהות יותר (עד 40 Gbps), שנמצאו בתקשורת צבאית ואווירה.

יישומים ואתגרים

ECL היא המשפחה הלוגית של בחירה עבור מחשבי העל (למשל, Cray-1, IBM 3090), ציוד מבחן גבוה קידוד גבוה (oscilloscopes, גנרטורים אותות), ותשתיות תקשורת (SONET/SDH, transceivers אופטיים) שלה ג'ייטר נמוך מאוד ורוחב הפס גבוה הופך אותו אידיאלי עבור רשתות הפצה של השעון.

(FLT:0)Disadvantages:FLT:1 צריכת החשמל גבוהה מייצרת חום משמעותי, הדורש ניהול תרמי זהיר.המתח הקטן נדנדה ומסילות אספקה שליליות לעשות מקיפים עם TTL או CMOS שאינם טריוויאלי - משמרות ברמת הדרג נדרשים לעתים קרובות. ECL הוא גם יקר יותר כדי לדיור מאשר CMOS ולא יכול להשיג את אותה צפיפות השער.

השוואה של משפחות הגיוניות

בטבלה הבאה מסכם פרמטרים מרכזיים עבור חברי נציג של כל משפחה.ערכים הם משוערים ותלויים במספרים ספציפיים של חלק ותנאי הפעלה.

Parameter TTL (74LS) CMOS (74HC) CMOS (74AC) ECL (100K)
Supply Voltage 5 V ± 10% 2 V – 6 V 2 V – 6 V -4.2 V (or +5 V for PECL)
Typical Propagation Delay 9.5 ns 10 ns 4 ns 0.8 ns
Power Dissipation per Gate (static) 2 mW ~0.1 µW ~1 µW 25 mW
Noise Margin (low/high) 0.4 V / 0.4 V 1.5 V / 1.5 V (at 5 V) 1.2 V / 1.2 V 0.25 V / 0.25 V
Fan-out (typical) 10 50+ 50+ 15
Gate Density Low High Very High Low

כפי שהשולחן מראה, יש מהירות ברורה - כוח מסחר- off. TTL פוגע איזון ביניים, CMOS מצטיין ביעילות כוח וצפיפות, ו- ECL מספק את המהירות הגבוהה ביותר בעלות כוח ומורכבות.

רלוונטיות ואבולוציה מתמשכת

השליטה של CMOS ו-Decendants

מאז שנות ה-90, CMOS נשלט כמעט כל יישומי לוגיקה דיגיטלית, מונע על ידי מור & #8217; חוק הסקאלה. מודרני CPUs, GPUs, ו שבבי זיכרון להשתמש בתהליכים CMOS מתקדמים עם גדלים תכונה קטן כמו 3 nm. Variants כגון מעבדים נמוכים CMOS (LVCMOS) ו- high-speed CMOSS) כדי להופיע בסטנדרטים אנלוגיים (R.

TTL ו-ECL במאה ה-21

TTL הוא מיושן בעיקר בעיצובים חדשים, אבל משפחות 74LS ו-74HCT נותרו פופולריות בחינוך, פרויקטים חובבים, ובקרות תעשייתיות מורשת. יצרנים רבים עדיין לייצר 74-series לוגיקה בשל הבסיס המותקן העצום. ECL, בעוד נישה, שורדת בצורת LVPL עבור הפצה מהירה של שעון במערכות תקשורת הפועלות ב 10 Gbps ומעל לעליה של לוגיקה נוכחית-D (CCL) לקישורים שונים, אך גם עבור קישורים סדרתיים עבור קישורים דומים ל- ECLL עבור מערכות תקשורת מהירה מאוד.

משפחות הגיוניות מתפתחות

כמה משפחות לוגיות חדשות נועדו להתגבר על גבולות הCMOS הקונבנציונלי בקנה מידה אטומי:

  • (FLT:0) FETs:0 (FinFET) ו- Gate-All-Around (GAA) FETs:03FLT:1 3-ממדי עיצובים טרנסיסטאור אשר מפחיתים את הדלפות ולשפר את השליטה ב- 7 ננומטר ומטה.
  • (FLT:0)Carbon Nanotube FETs (CNTFETs): מכשירים ניסיוניים 1FLT:1 באמצעות צינורות פחמן כערוצים, מבטיחים מהירות גבוהה יותר ואנרגיה נמוכה יותר.
  • (ב) לוגיקה:0 (Spintronic Logic:FLT:1rea) משתמשת בספין אלקטרוני ולא בחיוב, שעלולה לחסל את צריכת החשמל במדינות שפלות.
  • (ב) [ה]ה]: [ה] [ה]]] [ה]]] [ה]]] [ה]]]] [הגישה הבלתי נמנעת של הדבקות באלקטרוסטטית בין נקודות קוונטיות.

בעוד אלה רחוקים מייצור המוני, הם ממחישים את הכונן המתמשך לאזן את ההסכמים המסחריים הקלאסיים שנפגשו לראשונה עם TTL, CMOS ו- ECL.

מסקנה

האבולוציה של TTL ל-CMOS ל- ECL משקפת את החיפוש הנדסי בסיסי: להפוך מעגלים דיגיטליים מהירים יותר, יעילים יותר, וקומפקטיים יותר.TTL סיפק תקן חזק, קל לשימוש אשר הפעיל את הגל הראשון של אלקטרוניקה דיגיטלית. CMOS מהפכה בתעשייה עם כוח סטטי כמעט אפס ורמת קנה מידה יוצאת דופן, המאפשרת את העולם המחובר יד, ענן של היום ECLOS, אם כי הוא מזיז את התפקידים האלקטרוניים ביותר, כמו גם תכונות מתקדמות יותר, כלומר, עם תכונות מתקדמות יותר, כמו גם תכונות מתקדמות יותר, וגמישות, וגמישות, ואפקטים, ואפקטים, כמו גם תכונות מתקדמות יותר, כמו גם תכונות מתקדמות יותר, כמו גם טקטיקות מסחר מתקדמות יותר, כמו אלה, ואפקטים, וגמישות, וגמישות, כמו גם תכונות מתקדמות יותר, ואפקטים קריטי, כמו גם טקטיקות אבטחה, כמו גם טקטיקות אבטחה, וגמישות, ואפקטים, וגמישות, החלמות, עם תכונות מתקדמות יותר, עם תכונות מתקדמות יותר, עם תכונות מתקדמות יותר, כמו גם טקטיקות אבטחה מתקדמות יותר, ואפקטים מתקדמים יותר, כמו גם טקטיקות אבטחה מתקדמות יותר, כמו גם טקטיקות אבטחה, טקטיקות אבטחה מתקדמות יותר, כמו טקטיקות מסחר מתקדמות יותר, כמו טקטיקות אבטחה מתקדמות יותר