מבוא

מערכות שער מבוזרות (FPGAs) הן אבני בניין חיוניות במחשוב בעל ביצועים גבוהים, תקשורת, הגנה ומערכות משובצות, המציעות לוגיקה יעילה ויכולות עיבוד מקבילות מסיביות.כפי שתהליך צמתים ל-7 nm ו-5 nm, וכדרים זמניים לניהול ובדיקות לוגיות לצמצום תפקודים של מערכות כוח ופעולות הפעלה יעילות, תוך כדי צמצום יעילות של תפקודים חשמליים ופעולות סיליקון, או מוטציות יעילות של כוח, תוך כדי צמצום יעילות של תפקודים חשמליים, תוך כדי סיליקון, תוך כדי סיליקון יעיל של תפקודים חשמליים ופעולות סודיות, או סודיות, לחץ דם, תוך כדי סודיות יעילה יותר, תוך כדי סודיות של המערכת החיסונית, תוך כדי סודיות יעילה, תוך כדי סודיות, לחץ על פני סודיות יעילה של תפקוד יעיל של המערכת החיסונית, תוך כדי סודיות יעילה של המערכת החיסונית, תוך כדי מנגנוני אבטחה יעילה, תוך כדי מנגנוני אבטחה יעילה, תוך כדי מנגנוני אבטחה יעילה, תוך כדי סודיות יעילה, תוך כדי סודיות יעילה של אבטחה יעילה של תפקודים של תפקודים של תפקודים של המערכת החיסונית, תוך כדי סודיות יעילה, תוך כדי סודיות תפעוליים תפעוליים ופעולות סודיות יעילה, תוך כדי סודיות יעילה, ופעולות

FPGA Power Delivery Fundamentals

FPGAs דורש מספר רב של מסילות מתח לספק לוגיקה הליבה, I / O בנקים, transceivers, ואת מעגלים עזרי (VCCINT) עבור נודים מתקדמים יכול להיות נמוך כמו 0.65 V ל 0.9 V, עם דרישות נוכחיות שיכולה לעלות על 100 A עבור מכשירים מתקדמים טווח גבוה כמו משפחות Xilinx Versal או Intel Agilex יקר.

אספקת חשמל יציבה היא לא ניתנת להשגה.וולת קרועה וניתוק מעבר לסובלנות גליון נתונים יכול להשחית מצבים לוגיקה, לגרום להפרות התקנה / עכב, או צ'ייטר השעון המידרדר את שערי השגיאה מעט פגום.ה- PDN חייב לשמור על אימפולס נמוך מ DC עד כמה מאות מגההרץ, שבו רוב הרעש הדיגיטלי קיים.

עיצוב רשת Power Delivery Network

PDN באיכות גבוהה מצמצם את המתח מפענח על ידי הצגת תנופה נמוכה ממודול הרגולטור המתח (VRM) למוות FPGA.התת היעד (Ztarget) נגזרת מתח מקסימלי המותר ( ⁇ V) ואת החלק הגרוע ביותר של סימולציה מתקדמת ( ⁇ ) על פני רוחב פס מסוים (I): Ztarget = ⁇ V / ⁇ I עבור 0.8 V5 הליבה עם רכיב נמוך עם טרה / טרה / טרה / טרה / טרה / טרה / טרה / טרה / טרה / טרה / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ / ⁇ /

בחירת ה-Volage Regulator

החלפת הרגולטורים (ממירים דיגיטליים) מועדפים למסילות מתקדמות בשל היעילות הגבוהה שלהם, לעתים קרובות מעל 90% כאשר מתוכנן כראוי. , בקרים Multiphase להפיץ זרם שלם על פני שלבים מרובים, צמצום פלט קרוע ושיפור התגובה transient. A 2-phase 12 V ל 0.85 V להמיר את ה-Ver יכול לספק 60 A עם פחות מ 10 mV rip כאשר השלבים הם בין שלב מתאים של העוברים של מחזור גבוה יותר של כוח.

רגולטורים ליניאריים נמוכים (LDO) שמורים לאספקת אנלוגיה רגישה לרעש כגון PLL ו- transceiver VCCAUX, שבו פירוק כוח הוא ניהול ודחייה הוא קריטי. Digital PMBus-enus-enable הרגולטורים לספק יתרונות משמעותיים: טלגרף בזמן אמת של מתח, זרם, וטמפרטורה מאפשר ניהול דינמי וחיזוי פגמים.

אסטרטגיות Capacitor

Capacitors Decoupling לספק אחסון מטען מקומי כדי להתמודד עם transients גבוה מעבר ליכולת התגובה של VRM. היררכיה קונבנציונלית משתמשת רוב capacitors אלקטרוליטית מסיבי (100 μF עד 470 μF) עבור אנרגיה ⁇ נמוכה, קפיאנס לטווח בינוני (4.7 מיקרוF ל - 47 מיקרוF) עבור בינוני, ו גבוה ⁇ מ-ML (F) כשמדובר ב-FDLCD) ככוח ממוקם קרוב יותר (F) כ- מקבילהכוח CVervt) כ- AMPD) כ- AMP CIRECT CIRECT CIRECT CIRECT CIRECT CIRECT CIRECT CIRECT CIRECT CIRECT CIRECT C.

עבור טרנסג'נדרים מהירים הפועלים מעל 25 Gbps, חילקו ESR capacitors נמוך ממוקמים ישירות במערך רשת הכדור (BGA) אזור ההפסקה לשמור על עכב מתחת ליעד עד תדרי GHz.מיקום פיזי חשוב יותר מאשר ערך קיבול הכולל.FLT:0Xilinx Application Note XAPPF1LT מספק הנחיות מפורטות עיצוב, כולל capacitor עבור משפחות שונות.

מטוסים ושיקולים של סיקור

קומפקטי קרקע ומטוסי כוח בערימה PCB ליצור קיבול מטוס טבועה כי רעש גבוה ⁇ ⁇ הקרקע. עבור טיפוסי FR-4 עם הליבה 4 mil, בין כוכבי לכת קיבול הוא בערך 100 pF ל אינץ ' מרובע, מתן הפיכה משמעותית מול 100 MHz מעצבים חייב למזער את שטח לולאה על ידי הצבת VRM קרוב ל FPGA, באמצעות צינורות רחבים ומפוצצים על פני מטוסים שונים.

מיקום עבור BGA breakouts השפעות ישירות inductance: מקבילה מרובות באמצעות צמצום סדרת שווה ערך אינדוקציה, ו back-drilling להסיר השתקפות מיותרת כי מדרג הן שלמות האות והן ביצועים PDN. הפריסה אופטימלית שומרת על PDN ירידה נמוכה כל הדרך ל- FPGA למות מטלטלטלטלטלות - קריטי עבור FPGAs גדול עם אלפי כדורים במערךים צפופים.

ניתוח אינטגרטיבי ומדיעה

מעבר לסימולציה, אימות PDN באמצעות מדידה הוא חיוני.טכניקות כוללות באמצעות מנתח רשת וקטור (VNA) למדידת עכבות מול תדירות של פיות כוח FPGA, ושימוש ב- פסיליוסקופים עם בדיקות כוח כדי ללכוד ניתוק מתח transient droop במהלך דפוסים מעבר הגרוע ביותר.

FPGA אתגרים ניהוליים

הטמפרטורה (Tj) של תמות FPGA לא צריכה לעלות על המקסימום מדורג - באופן אטי 100 מעלות צלזיוס עבור מכשירים ברמה מסחרית ו-125 מעלות צלזיוס עבור כיתה תעשייתית. Exceed Tj מאיץ אלקטרומיציה ב-מתכת interconnects ו- dielectric Diselectric Disp ב-CDC, תוך צמצום זמן ה-IT לכשל (TF) באופן אקספוננציאלימיטיבי, כלומר, ניתן לשמור על חום (לחמי) על חום-p-a-a-p-a-to-ap-ap-ap-ap-ap-ap-ap-ap-ap-acic) על מנת לשמור על איכות חום (p-ap-acicicicicicicicicicicicicicicicicicicicicicicure ⁇ ) עם שטח (לחמת) עם שטח אחסון (לחמתיקטיבי) עם מערכת אחסון (לחמתיקטיבי) עם שטח אחסון (לחמתיקציה (לחמיקולוני) עם שטח אחסון נמוך) עם שטח אחסון (R.

FPGAs המודרנית לעתים קרובות יש התפלגות חשמל לא אחידה על פני המוות. בלוקים Transceiver, לוגיקה מהירה במהירות גבוהה, ו DSP פרוסות ליצור נקודות חמות מקומיות הדורשות תשומת לב זהירה בסימולציה תרמית.הבנת הפרמטרים האלה ואת התלויות שלהם על זרימת אוויר, עיצוב לוח, ובחירת כיור חום הוא נקודת המוצא עבור כל אסטרטגיה ניהול תרמי.

טכניקות קירור יעילות

קירור FPGA משתרע על פתרונות פסיביים פשוטים עבור מערכות נוזליות אקזוטיות, שנבחרו על בסיס תקציב כוח, מגבלות סביבתיות ומטרות עלות.סחר-offs כרוכות בביצוע תרמי, רעש אקוסטי, אמינות ונפח המערכת.

עקבו אחרי Heat Sinks

התכווצויות חום אלומיניום עם צפיפות גבוהה עלייה פני השטח של העברת חום טבעי convection. כאשר רכוב עם חומר ממשק תרמי (TIM) - משטח שינוי, גילוח תרמי, או ממלא פער - כיור החום מקטין ⁇ ja באופן משמעותי יותר על בסיס תקציב תרמי: ⁇ = (Tj max - Tamb max) / P - JC - t - t = 0.com = ⁇ / ⁇ / ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = 25 = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ טבעי ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ 0 = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ = ⁇ * = ⁇ * = ⁇ * = ⁇

Air Cooling עם האוהדים

אוהדים או מכים באופן דרמטי יותר התנגדות תרמי על ידי הגדלת העברת חום convective. A 100 W FPGA עשוי לדרוש כיור חום עם התנגדות תרמית של 0.3 מעלות צלזיוס / W, הדורש 400-500 LFM (רגליים לינאריות לדקה) של זרימת אוויר על פני מערך פין. Fan בחירה כרוך התאמת עקומת ניהול של מאוורר לביצועים המוטעים, כולל גיאומטריה חום, מסננים, וספק חיישנים איטיים תחת פיקוח על ידי הגנה על ידי הגנה על ידי אדני טמפרטורה יעילה על ידי בקרה על ידי בקרה נמוכה של בקרה על ידי הגנה על ידי הגנה מפני לחץ דם מגנטית לחץ דם מגנטית על ידי אימון לחץ דם מגנטית על ידי קירור בלחץ קירור בלחץ נמוך.

בציוד ממוחזר, ducting זהה מונעת אוויר ממצה מהתחממות מראש מחלחל לתוך FPGAs, אשר יעלה את הטמפרטורה יעילה ambient ולהפחית את יעילות הקירור.

פתרונות קירור נוזליים

עבור FPGAs מתפזר יותר מ-150 W, קירור נוזלי הופך הכרחי.לוחות ייצור מיקרוסקופ קר רכוב ישירות על FPGA חום מבוזר יכול להשיג התנגדות תרמית מתחת 0.05 ° C / W, הרבה יותר נמוך מכל פתרון אוויר-קועש אווירי מצטבר יחידות הפצה קירור (CDUs) שואבת מורכבות דיאלקטרית (בדרך כלל תערובת תרמיל-מים) נושאת דרך רכיב סגורה למחזור נוזלי גבוה יותר.

עיצוב ריאה וסימולציה

עיצוב תרמי מודרני מתחיל עם דינמיקות נוזלי חישוביות (CFD) סימולציות באמצעות כלים כמו Ansys Icepak, Siemens Flotherm, או SimScale. מהנדסים מודל PCB, רכיבים, כיור חום ונתיבי זרימת אוויר כדי לחזות טמפרטורות צומת לזהות כתמים חמים לפני פיזור נחושת באופן ישיר על ידי צינורות חום ⁇ er מופעלת תחת קיבולת נמוכה יותר של RMBGPSI.

סימולציות הירומליות חייבות לקחת בחשבון את מפת החשמל שאינה אחידות: למות ה-FPGA יש נקודות חמות מקומיות שבהן טרצ'יברס, בלוקים DSP, או תאים לוגיים של פעילות גבוהה חיים.הפחתת נקודות חמות אלה מוביל עיצובים שנראים מתאימים בטמפרטורה ממוצעת, אך נכשלים תחת עומסי עבודה אמיתיים.שימוש במפות כוח מוכחות של הספק (למשל, מ- Xilinx Manager או עיצוב כוח) משפר את הדיוק.

בחירת חבילת ה-FPGA הנכונה עבור ביצועים

בחירת החבילה משפיעה באופן משמעותי על ניהול תרמי.חבילות Flip-chip BGA עם מפיץ חום חשופים מציעים ⁇ JC נמוך יותר מאשר גרסאות חוט-bonded.חבילות עם כיור חום משולב או מפיץ חום להפחית את הצורך קירור חיצוני.עבור משקעים גבוהים יותר, לשקול חבילות עם כדורים תרמיים (כדורים סולריים המוקדשים לשחיקה) או אלה נועדו לפירוק ישיר.

ניהול מדרגה: Levelel Thermal Management

בנוסף לקירור ברמת ה-PCB עצמו ממלא תפקיד.שימוש בשכבות נחושת עבות (2 oz או 3 oz) בחשמל ובמטוסי הקרקע מסייע להפיץ חום מאוחר יותר מן ה-FPGA.Thermal באמצעות s קידוח במערך תחת החבילה לבצע חום מהשכבות העליונות למטוסי נחושת פנימיים או ליד מטעני חום תחתית.

ניהול חשמל דינמי ובקרת הסתגלות

FPGAs לעתים קרובות כוללים על דידות תרמיות וערוצי ADC הדוחות טמפרטורה צומת דרך PMBus או באמצעות לוגיקה פנימית.מערכת קושחה יכול ליישם מתח דינמי ותדירות (DVFS) כדי להפחית את הכוח כאשר הטמפרטורה מתקרבת למגבלת מוגדרת מראש, ומאפשרת הפעלה בקצב מופחת במקום השבתה פתאומית של כרטיסי מאיץ מבוססי FPGA ליישם תוכניות כוח שבו משימות עבודה לפעולת שוליים, כדי למנוע פגיעה זמנית של לחץ חירום, בתנאי ניהול חירום.

גישה הוליסטית המשלבת עיצוב PDN מדויק עם ניטור תרמי בזמן אמת ושליטה הסתגלות מבטיח אמינות לטווח ארוך תוך למקסם את הביצועים בכל המקרים.

מחקר מקרה: High-Performance FPGA במרכז נתונים

שקול כרטיס מאיץ העליון של FPGA עבור אי השוויון AI, מתפזר 150 W בשרת 1U עם טמפרטורת inlet 45 ° C ambient. The VCCINT דורש 0.85 V ב 100 A, עם ripance של ±20 מ"V. PDN משתמש ממירב 6-phase עם μH בשלב μs ו- 10 gbt מעל 2 מ"מ-F2 מ"מ- 2 מ"מ- 2 מ"מ"מ- 2 × 4 × 4 × 4 × 4 × 4 × 4 × 4 × 4 × 4 ×F2FN2FN2FN2FN2FN2 מ"מ"מ"מ"מ"מ"מ"מ"מ- 2 מ"מ"מ-FNFD"מ-FDN"מ-FD"מ-FD"מ-FDN משתמש × 4 מ"מ-FDN משתמש × 4 מ"מ-FDN משתמש מילימטר מ"מ-FDN משתמש מילימטר"מ-FN2 מ"מ- 4 מ"מ- 2 מ"מ- 0

הפתרון התרמי משתמש בשכיחות חום בסיס Vapor-chamber עם סנפירים נחושת, המונעת על ידי שני 80 מ"מ נגד rotating מעריצים המספקים 500 LFM.TIM הוא כרית גרפיט עם 0.1 ° C / W התנגדות תרמית. סימולציה CFD מניבה Tj=89 ° C בעומס הנדסי מלא מתמשך, גם בתוך גבול הטמפרטורה של 95 מעלות צלזיוס באמצעות אד"מב מתאמת מהירות יחסית ותדירות גבוהה יותר של אבטחה 92 מעלות צלזיוס.

FPGA Power and Thermal Design

  • (FLT:0) תוך התעלמות מהדרישות הנוכחיות המשתנים של LT:1) – שימוש בכוח ממוצע בלבד מוביל להפחתה בלתי מספקת של מתח מופרז ועומס יתר.תמיד סימולציה של ה- DI/dt הגרועה ביותר בהתבסס על דפוסי עומס עבודה אמיתיים.
  • (FLT:0) אבחון PDN מעכבת התחדשות (FLT) 1:1 - נכשל כדי לדמות אנטי-resonance יכול לגרום למניעה גבוהה בתדירות מסוימת, המוביל לקרוע וג'ייטר. השתמש בערכי קיבול מרובים וסימולציה.
  • (FLT:0)Poor תרמי באמצעות מיקום FLT:1 - ויטסו ממוקמים רחוק מדי מן המתים או עם ספירה לא מספיק להפחית את התנהגות החום למטוסים פנימיים.
  • (FLT:0) איסוף אווירי של רצף 1 (במערכות מקר, ממצה מכרטיס אחד יכול לחמם את החדירה של אחר. השתמש כראוי ducting ולקחת בחשבון סימולציה של ה-CDCD ברמת המערכת.
  • (FLT:0) ראה הידרדרות TIMigture (TIMrea DisFLT:1) - ההרחבה המילולית יכולה להזרים מעל מחזורים תרמיים. השתמש בחומרי שינוי בשלב או בצנרת פערים בסביבות עתירה גבוהה.

כיוונים עתידיים

טכנולוגיות אריזה מתקדמות כמו EMIB ו- Xilinx של Intel סיליקון מערערות הן דוחפות את אספקת החשמל לגבהים חדשים, עם מספר מת משולב כוח שיתוף חבילה יחיד ומשאבים תרמיים. רשתות משלוח כוח יסתמך יותר ויותר על רגולטורים מתח משולב (IVRs) שהונחו ישירות על מערכות מרובות PGUSL ו-Switchedremeremereating מהיר יותר תגובה תרמית.

AI ו FPGC עומסי עבודה הם דוחפים ניצול FPGA למגבלות חדשות.התעוררות מכשירי כוח של GaN, TIM מתקדמים עם התנהגות מעל 10 W / mK, ואלגוריתמים ניהול תרמי מונעים על ידי AI ימשיכו להתפתח.שילוב של כוח והנדסה תרמית עם עיצוב דיגיטלי כבר לא אופציונלי - זה משמעת הליבה.

מסקנה

ניתוח FPGA אמין מסתמך על רשת אספקה מבוססת בקפידה המספקת מתח יציב, נמוך טווח רחב טווח התדר, בשילוב עם מערכת ניהול תרמית אשר שומרת על טמפרטורות צומת בתוך גבולות בטוחים תחת כל תנאי התפעול. על ידי מתן אישור לעקרונות עיצוב קפדניים PDN - כמו בחירת יכולת רגולטורית, היררכיה השקעות מאופקת היטב, ופריסת מטוסים נמוכה - ועל ידי קירור ביצועים תרמיים למנגנוני בקרה לטווח ארוך, אפילו סימולציה משולבת, כמו גם על ידי תכנון קבוע, כמו גם על ידי תכנון קבוע, כמו גם על ידי תכנון קבוע, כמו גם סימולציה גבוהה של תוכניות ניהול, תכנון, תכנון לטווח ארוך טווח קבוע, כמו גם סימולציה, כמו גם סימולציה של פונקציות קבוע של תוכניות ניהול קבוע של תכנון, כמו גם על ידי תכנון, סימולציה לטווח ארוך טווח ארוך טווח קבוע של תכנון, סימולציה, סימולציה לטווח ארוך טווח יעיל של תכנון, סימולציה, כמו גם סימולציה, סימולציה לטווח ארוך טווח יעיל של פונקציות תכנון, כמו גם סימולציה לטווח ארוך סימולציה לטווח ארוך טווח יעיל מאוד, כמו גם סימולציה לטווח ארוך סימולציה לטווח ארוך סימולציה, כמו גם סימולציה, כמו גם סימולציה, סימולציה, סימולציה, סימולציה לטווח ארוך סימולציה לטווח ארוך סימולציה לטווח ארוך סימולציה, כמו גם