הקדמה: האתגר הנסתר בעיצוב מהיר

(עיצובים אלקטרוניים מהירים הם כעת הנורמה בתעשיות - מ 5G תשתיות ומכ"ם רכב ועד הדמיה רפואית ומחשוב ענן.כפי שדר השעון מטפס אל טווח הג'יגההרץ ושיעורי הקצה מתכווץ ל- picothers, המציאות הפיזית של לוחות מעגלים ורכיבים מציגה השפעות שאינן ניתנות להתעלמות מהן; בין ההפרעות המעמיקות והצרות ביותר הן אלמנטים פרציפיים - ללא צורך בפיתוי, בחשיפה, בחשיפה, בחשיפה למולקולנועעת מעגל וחסידות חיצונית, ו/אופטית- 0FPTC) הן למולקולאריכותלציה (ה).

מה זה Parasitics? A Deeper Look

Parasitics הם המאפיינים החשמליים אשר מופיעים מן המבנה הפיזי של מעגלים, לא מעיצוב מכוון.הם מופיעים בכל מקום ששני מוליכים נמצאים זה ליד זה (capacitance), בכל מקום בו זרמים נוכחיים בלולאה (חינוך), ובכל מקום שבו חומרים יש מוליכות סופית (התנגדות) כל מרכיב אמיתי - התנגדות, קפיטור, חבילת IC, באמצעות, או עקבות - אלמנטים טפילים שהופכים לתאיטיים משמעותיים בתדרים גבוהים.

Capacitance

Capacitance Parasitic טפסים בין שני מוליכים נפרדים על ידי dielectric. in a PCB, זה כולל את הציפוי בין עקבות סמוכים, בין עקבות לבין מטוס קרקע, ובין רכיב מוביל. בתדרים גבוהים, אלה קיבולים בלתי מאוישים ליצור נתיבים הפיכה שיכולים להעביר רעש מרשת אחת לשנייה, מערערערת אות ולהגדיל את פליטות.

חינוך פרדוקסלי

אינדוקציות Parasitic נובע מן השדה המגנטי שנוצר על ידי זרם זרם בלולאה.כל מנצח - חוט, עקבות, דרך, או חוט האג"ח - יש חינוך עצמי, ואת אזור הלולאה שנוצר על ידי הנתיב הנוכחי קובע את חוסר ההשכלה הכולל.בעיגולים דיגיטליים מהירים במהירות גבוהה, ניכוי קצבה טפילית ברשתות אספקה כוח גורם קפיצה ומתח, בעוד הנתיבים יכול ליצור אותות ננומטרים או מקודמים חד חטוף אחד.

התנגדות פרדוקסטית

התנגדות Parasitic כוללת את ההתנגדות DC של עקבות נחושת, התנגדות מגע של מחברים, ואת ההתנגדות אפקט העור כי עולה עם תדירות. בעוד לעתים קרובות קטן, עמידות parasitic תורמת הפסד הוממי, חימום, אות אטמורציה, והוא אינטראקציה עם קיבול ו inductance כדי ליצור מעגלים resonant כי יכול להגביר או לח.

למה פרדוקסליים חשובים ל-EMC

תאימות אלקטרומגנטית (EMC) יש שתי פנים: פליטה (כמה אנרגיה אלקטרומגנטית מכשיר קורנת) ורגישות (כמה טוב הוא עומד בהתערבות חיצונית) פרציטיות משפיע הן.במהירויות גבוהות, כל קיבול בלתי מאויש ו אינדוקטור הופך מסלול לאנרגיה כדי להתחבר או מחוץ למערכת.

הגדלת EMI

אלמנטים פרדוקסטיים יכולים להפוך אות דיגיטלית נקייה למקור של רעש פס רחב.לדוגמה, שיעור קצה מהיר (HighFLT:0dV /dtigFLT:1) יחד עם קיבול חריף לעקב ארוך יוצר זרם משותף כי קורנל ביעילות.

חסינות מופחתת וקיימות

Parasitics גם להפוך מעגלים פגיעים יותר לתחומים חיצוניים. a parasitic resonance בין עקבות אינדוקקט ו-Frecapacitance יכול להגביר אות מפרש בתדר מסוים, גרימת שגיאות לוגיות או latch-up. במעגלים אנלוגיים רגישים, קפיקט פרזיטי מקטע דיגיטלי רועש יכול להזריק רעש לתוך מגבר נמוך, צמצום ביצועים.

המונחים: אינטגרity Degradation

בעוד שלמות אות מטופלת לעתים קרובות בנפרד מ- EMC, השניים מקושרים באופן אינטימי.מחשבות, מצלצלים, וצלב הנגרמים על ידי טפילים לא רק נתונים מושחתים אלא גם מייצרים אנרגיה גבוהה יותר תורמת לפליטות. קו שידור אבוד עם שליטה לקויה לא תקרין יותר מאשר אחד מתאים היטב.

אסטרטגיות עיצוב למזער פרציטיות ולשפר את EMC

מהנדסים פיתחו מערך חזק של שיטות עיצוב כדי לנהל אפקטים parasitic. אסטרטגיות אלה אורך הפריסה, בחירת רכיב, עיצוב ערימה וסימולציה.

אופטימיזציה

(FLT:0) אזורי לולאה:FLT:1 כל לולאה נוכחית פועלת כאנטנה.המשך הלולאה הקטנה - על ידי הצבת נתיב החזרה ישירות ליד נתיב האות - מנקה הן אינדוקטרינציה והן קרינה. השתמש במטוס קרקע מוצק תחת כל עקבות מהירות גבוהה ולהימנע ממטוסים מפוצלים.

(FLT:0)Proper Grounding: FLT:1 Star Grounding, תפרים קרקעיים, ומטוסי קרקע נמוכים מרושעים הם חיוניים. עבור עיצובים מעורבים, חלוקה זהירה מונעת מחזירה זרמים ממעבר חלקים דיגיטליים רועשים.

(FLT:0) הפחתה של Via:001; כל אחד באמצעות מוסיף קפיאנטות פרציטית וחינוך. minimize באמצעות ספירה על רשתות קריטיות, ולהשתמש ב-קרקע דרך אותות הסמוכים לסימן באמצעות הפחתה של הנקה.

אפשרויות ו- Stack-Up Choices

חומר דיאלקטרי PCB וערימה-up השפעה דרמטית על קיבולים parasitic. עיצובים מהירים נהנה מחומרים נמוכים אובדן כמו רוג'רס 4350B או Isola 370HR, המציעים קבועים דיאלקטריים יציבים וגורמים לפירוק נמוך. דיאלקטרי דקנר מגבירים את הציפוי בין שכבות, אשר יכול לעזור decoupling אבל גם להגדיל את cross-chosen-up-up-upsenup-up-up-up עם מספר רב של מטוסים ואפקטים מבוקרים.

בחירה ומיקום

בחר רכיבים עם parasitics נמוכה יותר: מתנגדים על פני השטח ו capacitors יש פחות חנך מאשר סוגים דרך חור. השתמש סוגים החבילה כגון 0402 או 0201 עבור decoupling capacitorstors כדי למזער את החדירה בסדרה. Place decoupling capacitors קרוב ככל האפשר כדי IC כוח pins, עם קצר, רחב ישירות כוח ו באמצעות קרקעי כדי להתחבר סוגים נמוכים של מגן עם סוגים נבחרים עם מגנים.

שליטה וחיסול

Impedance mismatch causes reflections that generate additional harmonics. Design traces for controlled impedance (e.g., 50 Ω or 100 Ω differential) using proper trace width and spacing. Use series or parallel termination to match the line impedance to the source or load, reducing ringing and emissions.

סינון ומגן

גם עם פריסה זהירה, parasitics עדיין יכול לגרום בעיות.הוספת טכס beads, נחנק נפוץ-מודד, וסינון קפקאטורים על I / O קווים כדי לדכא את פליטות שבוצעו עם ריצוף מתאים יכול להכיל פליטות קורנות; עם זאת, יעילות מגן היא מוגבלת אם אינדוקציות parasitic בקשר הקרקע יוצר אנטנה חריץ.

טכניקות מתקדמות: סימבול ומדמנטציה

עיצוב מודרני מסתמך על סימולציה אלקטרומגנטית כדי לחזות אפקטים parasitic. Tools כגון Ansys HFSS, CST Studio, Keysight ADS מודל את המבנה 3D ואת ערכי parasitic. סימל את שלמות הכוח (PI) ושלמות אות (SI) של PCB לפני ייצור מסייע לזהות תדרי התחדשות ודרכי הפיכה.

מדידה היא קריטית באותה מידה. השתמש מנתח רשת וקטור (VNA) כדי למדוד S-parameters ומניעה, ו מנתח ספקטרום עם בדיקה ליד שדה לאתר מקורות קרינה.זמן-דומיין רפמטריה (TDR) יכול למקם הפסקות ניתוק נקודות הנגרמות על ידי באמצעות, מחברים, או שינויים ברוחב.

דוגמה: Parasitics in a high-Speed Digital Interface

שקול ממשק זיכרון DDR4 פועל ב-2.4 GHz.שעון מהיר וקווי נתונים רגישים ל- Capacitance parasitic מ- Throughs and connectors.If the Ground Return inductance הוא גבוה מדי, הרעש המחליף בו זמנית (SSN) יכול לגרום שגיאות לוגיות ורדיוט ממודול הזיכרון.

מסקנה: Integrating Parasiticמודע לתוך עיצוב זרימה

(הופנה מהדף פרדוקסטיקה היא חלק בלתי נמנע בחומרה מהירה, אך הם ניתנים לניהול עם הידע והכלים הנכונים.על ידי הבנה כיצד קפיאנטים בלתי מאוישים, חינוך והתנגדות משפיעים על שלמות האות ו-EMC, מהנדסים יכולים לאמץ פריסה, חומר ואסטרטגיות רכיב המפחיתים את ההשפעה שלהם.