מורשת: The Enduring Legacy of CISC Architecture

ארכיטקטורת מחשוב מורכבת (CISC) עיצבה את היסודות של מחשוב מודרני במשך יותר מחמישה עשורים.ממסגרות עיקריות בגודל החדר של שנות ה-70 למכשירים בגודל הכיס של היום, מערכות ההוראה של CISC התפתחו ברציפות כדי לענות על הדרישות של תוכנה מורכבת יותר ויותר וסביבת חומרה.הבנת ההיסטוריה והאבולוציה של CISC חיונית לכל מי שעובד בארכיטקטורה ממוחשבת, מערכות, או עיצוב זה עקבות של מאמר זה של התפתחות מתקדמת, החל מקודמת מחשבים ניידים ועידן ה-C, עם מרכזי עם מרכזי של מרכזי של מרכזי של מרכזי של מרכזי של מרכזי של מרכזי של ארכיטקטורת מרכזי של ארכיטקטורת מרכזי כיום, עם מרכזי של ארכיטקטורות מחשבי מחשבי מחשבי מחשבי מחשבי מחשבי מחשבי מחשבי מחשבי מחשבי מחשבי מחשב, עם מרכזי עם מרכזי עם מרכזי עם מרכזי עם מרכזי עם מרכזי עם מרכזי של מערכת ההפעלה של מערכת ההפעלה שלה, עם מרכזי של מערכת ההפעלה שלה, עם מרכזי של מערכת ההפעלה שלה, עם מרכזי של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת העיכול של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה

הנחת הליבה של CISC היא אלגנטית: עיצוב מעבד שיכול לבצע פעולות מורכבות, מרובות שלבים עם הוראות יחיד, ובכך להפחית את הפער הסימנטי בין שפות תכנות ברמה גבוהה קוד מכונה. גישה זו הבטיחה מדפים פשוטים, גדלים תוכנית קטנה יותר, ושימוש יעיל יותר של זיכרון בזמן שבו שני זיכרון אחסון היו יקרים מאוד. בעוד עלייה של אדריכלות RISC בשנות השמונים לערער על הפילוסופיה, CISC רק שרדה את קבוצות מחשוב אלחוטיות, אך ורק ב- C64, תוך שמירה על שוקי זיכרון וזיכרון, תוך שמירה על מערכות ההפעלה הניידות, תוך כדי אחסון, עדיין, תוך כדי מערכות ההפעלה xbicreative, ו-64, עדיין, בעוד שעדיין היה יקר מאוד.

מקורות CISC בשנות ה-70: מסגרות עיקריות ולידה של הוראות מורכבות

הזרעים של ארכיטקטורת CISC נטועים בסוף שנות ה-60 והבתחילת שנות ה-70, תקופה שבה עלות הזיכרון הייתה אסטרונומית על ידי סטנדרטים מודרניים.מעצבי מחשב ביקשו למקסם את כמות העבודה שהושגה להוראת, כי כל הוראה מביאה מחזורי זיכרון יקרי ערך.הטווח של ה-FLT:0IBM System/360FLT:1, שהוצגה בשנת 1964, נחשב לעתים קרובות למערכת המסחרית הראשונה שהפכה ל-Creditated, אשר עשויה לספק נתונים רבים, אשר ניתן היה לספק נתונים, אשר ניתן לספק, אשר ניתן לספק נתונים מלאים, אשר ניתן לספק, אשר ניתן לספק, אשר ניתן לספק, אשר ניתן לספק, אשר כוללים מספר גבוה, אשר ניתן לספק, אשר ניתן לספק, אשר היה לספק, אשר ניתן לספק, אשר כוללים מספר גבוה, אשר ניתן לספק, אשר היה לספק, אשר היה לספק, אשר היה לספק, מספר רב של מספר גבוה של מספר גבוה, אשר היה לספק, אשר נועד למספר רב של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של מספר רב של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של מספר גדול של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של מספר גבוה של

המונח "CISC" עצמו לא היה קיים עד סוף שנות ה-70, כאשר חוקרים מאוניברסיטת IBM ואוניברסיטת סטנפורד החלו בניגוד לפילוסופיה של RISC המתפתחת.לפני כן, כל המעבדים היו פשוט "מעבדים" הגישה האדריכלית אשר מאוחר יותר תהיה מתויגת על ידי כמה מגבלות מעשיות: רוחב פס זיכרון מוגבל, עלות גבוהה של שבבי זיכרון, והרצון להפוך את עיצובי שפה פרודוקטיביים יותר עם פונקציונליות אחת, ככל האפשר, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך שהפך לתפקוד אחד, עשוי להיות מסוגל להיות מסוגל להיות מסוגל להיות מסוגל להיות מסוגל לבצע את הניגודיות זיכרון פסטור אחד, כלומר, כמו גם כן, כמו גם כן, לחיקוי של זיכרון רוחב פסטור אחד, כתוצאה מעצם, כתוצאה מעצם, כתוצאה מעצם, כתוצאה מעצם, לאחר מכן, לאחר מכן, כתוצאה מעצם, כמו גם כן, כך, כך, כך, כך, כך, של זיכרון רוחב פסטורף זיכרון מוגבל של זיכרון ידני, כך, כך, לאחר מכן, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך,

באמצע שנות ה-70, חברות כמו Digital Equipment Corporation (DEC) עם ה- VAX-11/780 שלה, ו- Intel עם המעבד 8086 שלה, דחפו את עקרונות CISC קדימה.The VAX אדריכלות, במיוחד, הפכה לדוגמה לספר לימוד של CISC, הכוללת יותר מ-300 הוראות ו-16 מצבי טיפול.The VAX יכול לבצע הוראות כגון FLT:0 (הערכה מילולית) ולבצע מורכבות עבור מספר משימות מורכבות עבור וריחות).

מאפיינים מרכזיים של מעבדי CISC המוקדמים

  • (ב) ,0) ,Large הוראות: FLT:1rea מוקדם צ'יפס CISC הכיל לעתים קרובות מאות הוראות נפרדות, שרבים מהם ביצעו פעולות מיוחדות מאוד.
  • (ב) אורכו של הוראות:0) ניתן להזיז הוראות מלמטה אחת לכמה עשרות עוויתות, מה שמאפשר גמישות אך מסבך את הדה-קוע.
  • (FLT:0) מרבית טיפול מודז: מעבדים 1FreaLT תומכים דרכים רבות לציין אופרות, כולל לרשום ישירות, זיכרון עקיף, אינדקס ותנאי ניתוק בסיס.
  • (FLT:0Complex microcodeveFLT:1: לוגיקה הבקרה הטמיעה באמצעות microcode, שכבת הוראות ברמה נמוכה שתרגמה כל הוראה של מכונה לתוך אותות בקרת חומרה. גישה זו עיצוב מעבד פשוט אבל ביצועים מוגבלים.
  • (FLT:0) פעולות זיכרון-לזיכרון: אנדרל 1 (Irph 1) הוראות חבר העמים המוקדמים רבות יכולות לפעול ישירות על אופרות זיכרון ללא צורך ברישום לאחסון ביניים.

מאפיינים אלה הפכו מעבדים מוקדמים של CISC גמישים במיוחד עבור מתכנתים ומתכננים.עם זאת, המורכבות של הוראות באורך משתנה וביצוע פעולות מיקרוקודדות פירושה כי מעבדים אלה בדרך כלל רץ במהירויות איטיות יותר של שעונים ודורשים יותר שטח סיליקון מאשר עיצובים פשוטים יותר.

עלייתו של CISC: אינטל 8086 ו- x86 Legacy

האירוע הבולט ביותר בתולדות CISC היה מבוא של ה-FLT:0Intel 808603FLT:1 בשנת 1978. 8086 היה מעבד 16 סיביות עם אוטובוס כתובת 20bit, המאפשר לו לטפל עד 1 MB של זיכרון.החוק שלו תוכנן בכוונה להיות תואם לאחור עם מעבד 8 סיביות 8080 מוקדם יותר, להקל על המעבר עבור תוכנה זו, 000, 000 , 000 ידוע כי הוא כבר , 000 , 000 , 000 , 000 , 000 , 000 , 000 , 000 , 000 , 000 â â â â â â ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ â â ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ â ¢ ¢ â â ¢ ¢ ¢ ¢ â ¢ ¢ ¢ â ¢ ¢ â ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢

החלטת IBM ב-1981 להשתמש ב- Intel 8088 (גרסה זולה יותר, 8 סיביות-בוס של 8086) במחשב האישי שלה IBM למעשה מונתה x86 כסטנדרט עבור ארכיטקטורת מחשבי מחשב מחשב מחשב PC.כל דור אחר של מעבדי אינטל, מ-80286 ו-80386 ועד לפנטיום, Core ומשפחות Xeon, שמרה על תאימות לאחור עם מערך ההוראה המקורי של 8086.

80386, שפורסם בשנת 1985, היה שבב ציוני דרך שהציג עיבוד 32 סיביות לקו x86.זה הביא גם את הזיכרון עריכת, מצב מוגן, ומצב וירטואלי 8086, יכולות אשר הניחו את הקרקע עבור מערכות הפעלה מודרניות כמו לינוקס ו- Windows NT.החוק ההוראה של אינטל 80386 הורחב באופן משמעותי מ 8086, הוספת הוראות כלליות חדשות, פעולות, מערכות ברמה גבוהה, למרות המעבדה 803 היה מוצלח של אינטל.

חבר העמים נגד RISC Debate: The Great Architectural Schism

באמצע שנות השמונים, צמחה סכיניזם פילוסופית במחקר ארכיטקטורת מחשבים.צד אחד עמד על הקמת CISC, בראשות אינטל, מוטורולה, וה Semiconductor הלאומית בצד השני עמדו בדור חדש של אדריכלים המתווכחים עבור מעבדים פשוטים ומהירים יותר.התנועה הזו, המכונה RISC (תוכנית חינוך מרחוק), הוכתרה על ידי חוקרים באוניברסיטת UC ברקלי ואוניברסיטת סטנפורד.

טענות היסוד של מחנה RISC היו חזקות:

  • (ב) ,0) הוראות של פשטלר מקודמות מהר יותר את ה-1, ומאפשרות מהירות שעון גבוהה יותר.
  • (ב) ויקרא י"א: ויקרא י"א, ויקרא י"א) , ו[[1924]], [[1924]]]]
  • (FLT:0) אדריכלות חנות לואד (Load-house Architects) 1IRL, שם רק עומס וחנות הוראות גישה לזיכרון, מקל על אופטימיזציה של השימוש ברישום ולהפחית את דוכני הצינור.
  • (ב) ,0) ,Large לרשום קבצים מצורפים 1FLT) להפחית את מספר הגישה לזיכרון, שיפור ביצועים.
  • (ב) .0.compiler Optimizer Optimizer אופטימיזציהFLT:1 יכול לעתים קרובות להשיג תוצאות טובות יותר עם הוראות פשוטות יותר מאשר עם הוראות מורכבות מיקרוקוד.

במשך זמן מה, RISC הופיע כפונקציה על מנת לשתול את CISC לחלוטין. Workstations מהשמש (SPARC), סיליקון גרפיקה (MIPS), ו- IBM (POWER) הראו את היתרונות של הביצועים של RISC מוקדם שנות ה-90, השבבים RISC היו רצים במהירויות שעון גבוהות יותר ומספקים ביצועים גבוהים יותר של Integer וצפים בהשוואה למעבדים עכשוויים של CISC.

עם זאת, תגובתו של CISC לא הייתה לנטוש את מערך ההוראה שלה, אלא לאמץ את הטכניקות של RISC סוגרות פנימית.ה- 80486 של אינטל, שוחררה בשנת 1989, שילבה צינור של חמישה שלבים, על שבב שבב, ומנוע מיקרוקוד יעיל יותר בשם Intel-Fiware, שהושק ב-1993, הוסיף ארכיטקטורת סופר-סולרית שיכולה לבצע שתי הוראות למחזור השעון.

רנסאנס CISC: Micro-Ops, פירעון ויציאה מהסדר

טכניקת התרגום המיקרו-אופ של Pentium Pro הייתה חידוש טרנספורמטיבי.מעבדי x86 מודרניים משני אינטל ו- AMD מקודמים כל הוראה x86 מורכבת של פעולות מיקרו-פעולה פשוטות יותר, קבועות טווח.מיקרו-ops אלה נשלחים לאחר מכן דרך מנוע הוצאה מפוספס עמוק, סופרקלאר תומך בהוראה של ביצוע הזמנה, רישום, אופטימיזציה והוצאה להורג.

הפילוסופיה העיצובית הגיעה לזן עם ה-FLT:0Intel Core microarchitectureFLT:1 (2006) ויורשיה.

  • (FLT:0Wide Out-of-order Publishing:cioFLT:1) המעבד יכול להביא, לפענח ולבצע עד ארבע הוראות לכל מחזור, מה שהופך אותם למקסימום ניצול צינורות.
  • (FLT:0) Macro-fusion ו- micro-fusion:veFLT:1) ניתן לשלב הוראות Adjacent x86 לתוך מיקרו-op אחד, שיפור רוחב הפס.
  • (ב) חיזוי ענף מתקדם: 1FLT:1 ציפוי מדורגת והחזרת ערימה buffers הפחית את עונש של תקלות סניף, גורם קריטי במעבדים צינורות.
  • (FLT:0) ספירת שינה יעילה: FLT:1rea מתח דינמי ותדירות הפחתת צריכת החשמל כאשר הביקוש היה נמוך.

סדרת K8 ו-K10 המתחרה של AMD, ובהמשך הסדרה "FLT:0"Ryzen/ZenveFLT 1" 1, רדפה אסטרטגיות דומות.אדריכלות הזן, שהוצגה בשנת 2017, הציגה מיקרו-ארכיטקטורה מעוצבת לחלוטין עם מערך הדרכה מסיבי 32KB L1, מיקרו-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-פ-מטמון, תמיכה ב-מחדש, תמיכה ב-מחדש של Multi-מחדש של Multithreadtexreadtexating (SBT) של מעבדים, ו-מעבדות של AMD, ו-מעבדות-מעבדות של פונקציות בו-מעבדות-מעבדות-מעבדות-מעבדות

טכניקות מפתח ב-CUNC המודרנית

  • תרגום של הטקסט האוריגינלי:0 (FLT:1 Complex x86) הוראות מורכבות x86 מקובצי מיקרו-אופס פשוטים יותר, קבועים שניתן יהיה לתכנן מתוך סדר.
  • (ב) ⁇ :0Micro-op cache: FLT:1 (ברוב מיקרו-ops משמשים) הם קדומים, לדלג על שלב הקוד ולהפחית את צריכת החשמל.
  • (FLT:0Out-of-order Publishing:FLT:1 Instructions) מבוצעים בסדרי זרימת נתונים ולא סדר תכנית, שיפור ניצול יחידות ביצוע.
  • (ב) ⁇ :0) ⁇ : ⁇ : ⁇ 1 (ה) ,האוסף הגדול של x86 ממפה על מאגר גדול בהרבה של רישומים פיזיים, ביטול תלות כוזבת.
  • (ב) ,0) ביצוע מינוף: FLT:1, המעבד צופה תוצאות ענף ולבצע הוראות לפני הזמן, חוזר על עוולות.
  • (ב) ⁇ :0) ריבוי רב-הקריאה (SMT): כפל 1: 1 חוטי חומרה מרובים חולקים משאבים לביצוע, שיפור באמצעות חישוב מבלי לטעון את הליבה כולה.

טכניקות אלה מאפשרות מעבדי x86 מודרניים להשיג מקבילות ברמת ההוראה שמתחרות או עולה על זה של עיצוב RISC, תוך שמירה על תאימות לאחור מלאה.התוצאה היא מעבד שיכול לבצע תוכנות ישנות במהירויות מבהבות, תוך תמיכה גם עומסי עבודה מודרניים כמו וירטואליזציה, הצפנה ולמידה בהקצאת מכונה.

CISC: x86-64, וירטואליזציה, ורחבי אבטחה

הרחבה 64 סיביות לאדריכלות x86, המכונה:0 (AMD64FOVA) 1 (מאוחר יותר אומץ על ידי אינטל כ- x86-64), הוצגה על ידי AMD עם מעבד Opteron בשנת 2003 זה הוסיף 64 סיביות יישומים כללי מטרה, 32 סיביות תמיכה, הרחיב את שטח הכתובת הווירטואלי ל-48 ביטים (ובסופו של דבר 57 סיביות עם פלסיבי), והציגה מערכת הפעלה חדשה של AMD-bitreative עבור 64 סיביות, אשר נשמרת באופן קריטי, אשר מופעלת לחלוטין.

התמיכה בVirtization הייתה אבן דרך נוספת באבולוציה של CISC.Intel's FLT:0 (VT-xearFLT:1 (Vanderpool) שהוצגה בשנת 2005, הוסיפה וירטואליזציה מאוגדת חומרה לאדריכלות x86. AMD ואחריו עם ה-FLT:2AMD-VFLT 3: הרחבה זו אפשרה ל-FLT3 להפעיל מספר רב של מערכות הפעלה עם ביצועים מורכבים של מחשוב, אשר איפשרה בעבר את יעילות מחשוב מדומה.

(הרחבות) הפכו למאפיין מוגדר של מעבדי CISC מודרניים.Intel's (FLT:0SGXFLT:1 (Software Guard Extensions) ו-FLT:2TDXFLT 3:0 (הרחבות המבוססות על דומיינים), יחד עם תכונות אבטחה קשות של AMD (FLT:4SEVFIRLT:5) , Virtualation, , , אספקת חומרה ל-FDVFD) ו-DVFD)

(ב) עיבוד וקטור (IBO) משולב גם ב- CISC המודרנית של אינטל (FLT:0AVX-51203FLT:1 (הרחבות המתקדמות) ו-AMD'sFLT:2AVX2FLT 3, ו-WIRFLT: 5LECTS) מ-DSEP (D) מ-DEP (D) ו-DLCD) מ-DIFR) מ-DIQ) מ-DIFR.

ארכיון תגיות: Intel Core ו- AMD Ryzen

נכון ל-2030, שתי המשפחות הדומיננטיות של מעבדי CISC הן (FLT:0Intel CoreFLT:1 (כיום בדור ה-14) ו-FLT:2AMD RyzenFLT 3: (מבוסס על Zen 4 ו- Zen 5 מיקרו-ארכיטקטורה).

(המעבדים האחרונים של אינטל:0) של מעבדים של UltraFLT:1 (Meteor Lake andמשיכיו) משתמשים בעיצוב מבוסס אריח המפריד בין compute, גרפיקה, I/O לרווחים נפרדים, האריח הניח הניח כולל שילוב של ביצועים-coreים (P-cores) המבוססים על מיקרו-קודמיים כפולים (FLT:2 Red CovewoodFLT) ו-ELTDLCILOCre) על ידי RM-Flasticertecite)

מעבדי AMD (FLT:0) 7000 ו 8000 8000 8000 8000 , 000 סדרה 1 מעבדים, שנבנה על גבי Zen 4 מיקרו-ארכיטקטורה, תכונה עד 16 ליבות (32 חוטים) בפלטפורמת ה-Booking.The Zen 4 אדריכלות הגדילה את L2 caches ל-1 MB, שיפרה את החיזוי של הענף, והוסיף תמיכה בהוראות AVX-512.

שתי החברות ממשיכות להשקיע בכבדות ב-FLT:0 ארכיטקטורות של ההרחבה 1:1, המאפשרות להן לשלב מספר קטן יותר מת לתוך חבילה אחת. גישה זו משפרת את התשואות הייצור, מפחיתה עלויות ומאפשרת תצורה גמישה של מוצרים.המגמה השבבים מייצגת שינוי יסודי בעיצוב, הרחק ממונוליטי מת לעבר מערכות מודולריות, בין-מערכות מבוססות חיבור.

עתיד CISC: אדריכלות היברידית ו Accelerators מיוחדים

האבולוציה של CISC רחוקה מלהיות שלם.כמה מגמות מעצבות את עתיד עיצוב ההוראה:

  • (FLT:0) ,Domain-specific מאיצים:BuildFLT:1 , מעבדי CISC מודרניים משלבים יותר ויותר בלוקים מיוחדים עבור AI, הצפנה, מדיה ⁇ ורשת. אלה מאיצים נשלטים בדרך כלל באמצעות הוראות חדשות שנוספו ל- ISA, מרחיבים את מסורת CISC של שילוב פעולות מורכבות לתוך מערכת ההוראה.
  • (FLT:0) הוראות ממוקדות בסודיות: קיד 1 (ראה: 1) הוראות חדשות לתייגת זיכרון, אימות מצביע ומחשוב סודי מוספו ל- x86-64, המשקפות את החשיבות הגוברת של אבטחה במערכות מחשוב.
  • תחרות FLT:0RISC-V: FLT:1 The Open-source RISC-V הוראה להגדיר אדריכלות מציגה אתגר ארוך טווח לשליטה של x86. בעוד RISC-V כיום חסר את המערכת האקולוגית וביצוע של x86, האופי המודולארי שלה וממשל ספק-ניטרלי שלה מושכים השקעות מחברות גדולות.
  • (FLT:0) חזרה תאימות כחרב כפולה: FLT:1 הדרישה לתמוך עשרות שנים של הוראות מורשת כופת מורכבות משמעותית ושטח הסיליקון עלויות.עם זאת, חיסול המלא של תמיכה מורשת יסכן כמויות עצומות של תוכנה קיימת.התעשייה בוחנת דרכים לייעל את מערכת ההוראה תוך שמירה על תאימות באמצעות חיקוי או תרגומים דינמיים.
  • (FLT:0) מחשוב ההיברידי: 1.10.10.1 שילוב של CISC ו- RISC אלמנטים ממשיך.יש עיצובים עתידיים מסוימים עשויים לאמץ גישה דו-שכבתית: ליבה דמוית RISC עבור ציוד גבוה, ביצוע יעיל באנרגיה, עם קצה חזית CISC המתורגמת הוראות מורשת.זה מטושטשת של הגבול המסורתי של CISC / RISC מרמז כי עתיד המחשוב יהיה מוגדר על ידי טוהר אידיאולוגית אך לא אידיאולוגית.

אחת האפשרויות מסקרנות במיוחד היא השימוש באדריכלות הפנימית של המעבד:0 תרגומים בינאריים (איור 1) כדי לבטל את ההוראה שהוצגה לתוכנה מהאדריכלות הפנימית של המעבד, זה כבר נפוץ בVirtization (למשל, QEMU) ובכמה מעבדים (למשל, מצב תאימות x86 להתאמה של Itanium).

מסקנה: CISC, RISC, ואת Blurring של Boundaries

ההיסטוריה של מערכות ההוראה של CISC היא סיפור של הסתגלות וחוסן.נולד מהמגבלות המעשיות של מחשוב 1970, ארכיטקטורות CISC שלטו בתעשייה במשך עשרות שנים, מול אתגר תמותה של RISC בשנות ה-80 וה-90, ולאחר מכן המציא את עצמם מחדש על ידי אימוץ טכניקות דמויי RISC-כמו פנימי תוך שמירה על תאימות לאחור.התוצאה היא מערכת אקולוגית בוגרת, מעודנת ביותר, שממשיך את הכוח העצום של שרתי מחשב נייד, מחשבים ניידים, מחשבים ניידים, וכו '

מעבדי CISC של היום, שהודגם על ידי משפחת Core ו- AMD של HP, הם עיצובים היברידיים המשלבים את הסימנטיקה העשירה של הוראה גדולה עם מודל הוצאה לאור ידידותי של RISC. שכבת התרגום המיקרו-op שמגמנת שני עולמות אלה היא כעת תכונה סטנדרטית של כל מעבדי x86 ביצועים גבוהים.

במבט קדימה, הגבול בין CISC ו- RISC צפוי להמשיך לטשטש את הארכיטקטורה המתפתחת כמו RISC-V ו- ARM v9 משלבים הוראות מורכבות יותר עבור משימות מיוחדות, בעוד עיצובים של CISC מזרמים את ליבת הביצוע שלהם ומוסיפים יותר תאוצה טכנולוגית.הוויכוח הארוך בין CISC ו- RISC לא נפתר על ידי ניצחון של מחנה אחד על השני, אלא על ידי הביצועים המתכנסים של מהנדסים מתקדמים, הוא צורך איזון טכנולוגי, עבור משתמשים מתקדמים ביותר, עבור המורכבות הטובה ביותר, הוא אי פעם, עבור המשתנים, עבור המשתנים, הוא אחד, עבור המשתנים, עבור המורכבות הטובה ביותר, הוא אחד, עבור המשתנים, עבור המשתנים, הוא אי פעם, עבור המשתנים, הוא אחד, עבור המשתנים, עבור המשתנים ביותר, עבור המשתנים, הוא אחד, עבור המשתנים, עבור המשתנים, עבור המשתנים, עבור המשתנים, הוא אחד, עבור המשתנים ביותר, עבור המשתנים, עבור המשתנים ביותר, עבור המשתנים, עבור המשתנים, הוא אחד, עבור המשתנים ביותר, עבור המשתנים ביותר, עבור המגמות הטובות ביותר, הוא אי פעם, עבור המגמות הטובות ביותר, הוא אי פעם, הוא אחד, עבור המשתנים, עבור המגמות הטובות ביותר, עבור

(ב) לקריאה נוספת, ה-x86 המודרנית:0) ,Intel Architecture Theory Set ExtensionsFLT (התיעוד של 1:1) מספק פרטים סמכותיים על הוראות x86 מודרניות, ואילו FLT:2D's Zen MicroarchitectureFLT 3, כולל גישה למפרט עכשווי של CISC.