תעשיית המוליכים למחצה רדפה כבר זמן רב שתי מטרות עיקריות: הגדלת הביצועים וצמצום גודל המכשיר.במשך עשרות שנים, הנתיב המסורתי מעורב בדרגת טרנזיסטורים קטנים יותר על שבב תוכנית יחיד.עם זאת, כפי שחוק מור מאט וגישה פיזית למגבלות, מעצבים פנו לממד השלישי.3-D-שלבי (3D) אינטגרציה - צ'יפס או שכבות אנכיות מרובות - התפתחה כגישה מעצבת שבעזרתם של צווארי זכוכית רבים של סיליקון, ונקודות מבטחים, ונקודות מבטחים, עם סיליקון, וריאציות מתוחכמות גבוהה של 2D, ממושכות את האינטגרציה, ו-3D.

הבנה של אינטגרציה 3D

בליבה, אינטגרציה 3D היא הערימה האנכית של Semiconductor מת או שכבות, מקושרת באמצעות טכנולוגיות כגון דרך-silicon דרך (TSVs), מיקרובומפs, או חיבור היברידי.בניגוד לאינטגרציה מונוליטית מסורתית שבו כל המעגלים מוטבעים על סיליקון יחיד wfer, שילוב 3D מאפשר בלוקים פונקציונליים נפרדים - זיכרון, אנלוגי, חיישנים - כדי להיות ממות על שכבות או אז לא ניתן להתאים באופן עצמאי.

2D עד 3D: שינוי באדריכלות

בעיצובים קונבנציונליים של 2D, כל הטרנזירים והקישורים נמצאים על אותו מטוס אופקי.סידור זה מספק קשרים גלובליים ארוכים, גלובליים חוצים את השבב כולו, צריכת כוח משמעותי ועיכוב.כפי שמרכיבים גדלים, העיכוב שתרמו על ידי החוטים האלה - ולא טרנסיסטורים - הפך לגורם דומיננטי.3D להתמודד עם זה על ידי ערימה של שכבות אנכיות וצמצום המרחק בין המרחק פונקציונלי לבלוקים, יכול להיות ממוקם ישירות עם זיכרון נמוך יותר מאשר פרדוקסלי זיכרון רגיל, 000.

טכנולוגיות מפתח

(ב) שתי הגישות הנפוצות ביותר לשילוב 3D הן FLT:0die-to-dieFLT: ערימה של 1D (חבילה-level) ו-FLT:2wafer-levelpiLT 3 ערימה של חיבורים די-ל-די-די-פרו-אפ כולל התאמה אישית וחיבור בין-Spotvs לבין חיבורים חשמליים מתקדמים יותר:

אינטגרציה heterogeneous

אחד היתרונות הגדולים ביותר של ערימה 3D הוא היכולת לשלב טכנולוגיות נפרדות - לוגיות בצומת מתקדם, זיכרון בצבות ממוטב, שבבים אנלוגיים, חיישנים, ופוטניקה - כל בתוך חבילה אחת. מושג זה, לעתים קרובות נקראה (FRAM:0heterogeneous אינטגרציהFLT:1, מאפשר פונקציונליות מערכת-on-chip-like ללא כל הרכיבים על אותו תהליך לא יכול להיות מצמצם יותר גבוה.

ביצועים של 3D אינטגרציה

היתרונות של שילוב 3D הם גלויים ביותר בשלושה תחומים: עיכוב חיבור מופחת, רוחב פס זיכרון מוגברת, ואת היכולת לשלב מאיצים מיוחדים קרוב לעיבוד ליבות.

חיבורים קצרים, מהירות גלישה

עיכוב ההתפשטות מעל חוט הוא פרופורציה לאורכו ולמוצר ההתנגדות והכניעה שלו.ב- 2D שבבים, חוטים גלובליים ארוכים יכולים לעגל מ"מ, להטלת עיכובים משמעותיים ודרישות חוזרים העלולים כוח ואזור.3D אינטגרציה מפחיתה את אורך הנתיבים הקריטיים על ידי הצבת בלוקים תקשורתיים בשכבות צמודות אנכיות יותר.

זיכרון בנדראת המהפכה

אולי ההשפעה המרשימה ביותר של מחשוב מגיעה מזיכרון שערורייתי ישירות לממשקי זיכרון מסורתיים – כמו DDR או GDDR – מוגבלת במספר הסיכות ואורך של עקבות על לוח המעגל המודפס.3D ערימה מאפשר אוטובוסים רחבים וקצרים עם >10,000 חיבורים אנכיים בין זיכרון ולוגיקה.התוצאה היא עלייה דרמטית בזיכרון גבוה (HB), MLCDS סטנדרטית של מעבדים של 3DS, כמו ספקטרום זיכרון מתקדם, כמו סימולציה, לעומת 3DFDS, לעומת זאת, לעומת 3DS, לעומת זאת, לעומת זאת, לעומת 3DS, 000, 000 מרכזי של זיכרון RAM, לעומת זאת, לעומת זאת, הוא עלייה דרמטית, עם מסד נתונים קריטי, עם מסד נתונים של זיכרון RAM של זיכרון מתקדם, עם מסד נתונים של 3DFDFDS, עם בסיס נתונים של זיכרון RAM, עם 3DS, עם מסד נתונים של 3DFDS, עם 3DS, עם מסד נתונים אינטנסיבי, עם מסד נתונים אינטנסיבי, עם 3DS בשלב זה, עם 3DS בשלב זה, הוא גבוה, עם סימולציה, עם 3DS, עם 3DS בשלב זה, עם 3DS בשלב זה, 000, 000, 000, 000

עידוד מיוחד

שילוב 3D גם מאפשר הפיכה הדוקה של מאיצים מיוחדים - כגון יחידות עיבוד עצביות (NPUs), ליבות גרפיקה, או מנועי הצפנה - ישירות על גבי המעבד הראשי למות.אינטגרציה זו מפחיתה את פני העברת נתונים למוכרים אלה, ומספקי שבבים אלה, שיפור יעילות האנרגיה ו באמצעות חישוב.

שילוב מיניטוריזציה במכשור מודרני

בעוד הביצועים מקבלים כותרות ללכוד, התפקיד של שילוב 3D ב miniaturization הוא גם טרנספורמטיבי.הביקוש למכשירים קטנים, דקים וקלים יותר - מסמארטפונים ועד לבישים אל צמתים של IoT - משכנע יותר פונקציונליות לתוך טביעת רגל מוגבלת.

חידוש טביעת רגל ללא תכונות

בפריסה 2D קונבנציונלית, הוספת יותר טרנזירים או זיכרון דורש גידול באזור מתים או לעבור לצומת קטן יותר.שתי האפשרויות יש ירידה החזרות ועלויות הסלמה. 3D אינטגרציה זה על ידי בניית למעלה. A מעבד הדורש מאתיים מ"מ למות 2D יכול להיות מחולק לשני 100 מ"מ מת ערימה אנכית, וכתוצאה מכך אותו אזור פונקציונלי אבל הרבה יותר מדיטאטים זה הוא לעתים קרובות ערימה של מכשיר הדגל.

זיכרון והגיון

אחת הדוגמאות המעודנות הגלויות ביותר היא שילוב של DRAM נייד ישירות על גבי מעבד היישום.חבילה זו ערימה, לעתים קרובות נקרא חבילה-on-Package (PoP), משתמש בלוגיקה מתה בתחתית וזיכרון מת על גבי, עם שכבת דק של חיבורים בין-ג'י (ply Ties) או TSVs) בעוד PoP אינו אמת 3D ב VS, במובן מתקדם יותר עבור מחסנים CDR-D (R) אשר עכשיו) מחסנים של שימוש ב-D-D-D-D2D מחסנית של מחסנית של מחסנית של מחסנית (pnapnapnapel 8D) מחסנית) מחסנית (pna 3D) מחסנית) ו-D מחסנית) מחסנית של מחסנית גבוהה יותר קיבולת גבוהה יותר מחסנית (p.

השפעה על מערכות לבישות ו Embedded

עבור PCBables כמו שעונים חכמים ואוזני אלחוטי, כל מילימטר מעוקב ספירה. אינטגרציה 3D מאפשר למעצבים לשלב עיבוד, זיכרון, קישוריות אלחוטית, ומיזוג חיישן מודול מעומעם לא עבה יותר מכמה מאות מיקרומטר.זה מאפשר פונקציונליות שהייתה בלתי אפשרית בעבר בגורמים קטנים כאלה.לדוגמה, ניטור מערכת בריאות ברמה רפואית יכול עכשיו לכלול שבב נמוך, אנלוגי, לעומת ערימה של צריכת רדיו חד פעמית, ולהפחית את כל אחד, וצריכת חשמל אנכית, כמו גם מול Bluetooth, ולהפחית את כל אחד, Bluetooth, ולהפחית את כל אחד, כמו גם את כל אחד, Bluetooth, כמו גם ערימה.

חיסכון בחלל במרכזי נתונים

המיניגלגליזציה אינה רק למכשירים צרכניים. במרכזי נתונים, שבו ניתן להפחית את שטח הרצפה וכוח, אינטגרציה תלת-ממדית מאפשרת להבים שרת צפופים יותר.על ידי ערימה של זיכרון ישירות על מעבדים, מספר החריצים DIMM, המאפשר יותר מעבדים לדחיסות של rack.מגמה זו ניכרת במודולים CPU ו- GPU גבוה המשתמשים בערימה של 3Ding כדי לשלב HBM, צמצום ההשפעה הכוללת של רמת ה- סנטימטר להורדת רמת הבעלות עלות.

אתגרים מרכזיים וניהול התרמו

למרות הבטחתו, שילוב 3D אינו ללא היורדים.האתגרים הטכניים המשמעותיים ביותר סובבים סביב פירוק חום, מורכבות ייצור, עלויות ובדיקה.

צוואר הבקבוק הצחיח

(ב) כאשר שבבים מושפעים, חום שנוצר מכל שכבה חייב לנסוע דרך ממשקי סיליקון וחיבור כדי להגיע לכיור חום.ההתנהגות התרמית של חומרי אג"ח אופייניים (כגון מתחת ל) היא עניה, והערימות האנכיות יוצרות גישה תרמית גבוהה יותר של חומרים מקודמים על ידי CV2Fird, אשר ניתן להוביל למיקרו-FD2iOSD בלבד, כלומר, לתפקודי גבוה יותר של לוגיקה גבוהה יותר, על ידי טקטיקות של חסכוניות, על ידי טקטיקות של 3D2FR.

ייצור מורכב ו-Yeld

אינטגרציה 3D דורשת היערכות מדויקת מאוד וחיבור. Misalignments של פחות ממיקרון יכול לגרום לכשלים חשמליים או להורדת ביצועים. TSV וכו 'h ומילוי תהליכים חייב להשיג יחסים גבוהים ללא ריקות, אשר קשה ב מגרשים צרים.בנוסף, גילוח דקר נדרש לחשוף TSVs, הצגת fragility. Yield הוא עניין עיקרי: פגם יחיד בכל שכבה גבוהה יותר מאשר מחסנים גבוהה יותר מאשר מחסנים טובים יותר מאשר מחסנים (D) אבל שיפור תהליכים מתקדמים יותר מאשר אינטגרטיביים גבוהים יותר.

בדיקות וגמישות

בדיקת ערימה 3D מציגה אתגרים ייחודיים. למות יש לבחון לפני ערימה (מות טוב ידוע), אבל ההרכבה הערימה הסופית דורשת בדיקות פונקציונליות שיכולות לממש את כל השכבות בו זמנית.כרטיסי בדיקה לא יכולים לגשת עמוק קבור TSVs, כך מעצבים חייבים לשלב ניסויים עצמיים (BIST) מבנים שדה רכיבה על אופניים ולחצים מכניים מחיבור גם משפיעים על אמינות ארוכת טווח למנגנונים כגון מנגנונים, כמו אלקטרו-PTSD, אך עדיין מתפתח, אך עדיין, אך פיתוח מנגנונים מתקדמים, אך עדיין, אך עדיין, אך מנגנונים סטנדרטיים, אך מנגנוני אבטחה, אך עדיין בפיתוח מנגנונים סטנדרטיים, אך עדיין מתפתח של מערכות אחסון, אך מנגנוני אבטחה ולחצים סטנדרטיים.

שיקולים

השלבים הנוספים של תהליך - היווצרות TSV, מדממים, היישור, אג"ח ובדיקה - הגדלת עלויות ואריזות על ידי גורם של 1.5 עד 3 בהשוואה 2D עבור שווקים רגישים בעלות כמו טלפונים חכמים, היתרונות לעתים קרובות להצדיק את הפרימיה.עם זאת, עבור פחות כרכים או נמוך יותר של יישומים, העלות יכולה להיות מונעת.

הדרך Ahead: 3D Technologies

העתיד של אינטגרציה 3D הוא בהיר, עם כמה טכנולוגיות מתפתחות שכוונו להתגבר על המגבלות הנוכחיות ולפתוח ביצועים גדולים יותר וצפיפות.

בונד ההיברידי ב- Scale

חיבור היברידי, המשתמש ישירות נחושת-ל-קוקאין וחיבור דיאלקטרי ללא נמכר, מציע את החיבורים הטובים ביותר של המגרש (למטה ל- sub-1 מיקרון) טכנולוגיה זו משמשת כיום במוצרים הגבוהים ביותר, כגון 3D V-Cache, שבו 64 MB L3 מ"ג מיקרון" (Cache) מאפשר חיבור ישיר על שבב CPU. היברידי מספק ביצועים חשמליים מצוינים לחסל את הקיבולת של 3D V-Cmps עבור רוחב פסים קיצוניים, ו- 3D, כמו גם עבור כל עלויות זרם רוחב פסים מתקדמים.

שילוב 3D

Monolithic 3D (M3D) אינטגרציה בונה שכבות transistor באופן משמעותי על ציר יחיד, באמצעות אינטר-שכבה דרך (ILVs) שהם סדר גודל קטן יותר מ TSVs. גישה זו מבטיחה את הקשר הגבוה ביותר האפשרי צפיפות מינימלית עובי ערימה מינימלי, אבל זה דורש עיבוד זמני נמוך כדי למנוע טרנזירים בסיסיים.

אינטגרציה צ'יפלט ו UCIe

המעבר לכיוון עיצוב מבוסס שבב - שבו מעבדים גדולים שבורים לתוך מת קטן יותר - באופן טבעי מתאים עם שילוב 3D. Universal Chiplet Interconnect Express (UCIe) סטנדרטי, מגובה על ידי חברות גדולות, מגדיר שכבה פיזית עבור תקשורת למות-לודי, כולל ערימה 3D זה סטנדרטית ממשקים, מאפשר קטעי וידאו מעורבים, מקדם מערכת אקולוגית פתוחה, כמו, וכתוצאה מכך, יכול להיות שילוב בין שבבים אחרים.

פתרונות מתקדמים

מחקר ניהולי הריאלי מתקדם במהירות.קירור מיקרופלודי עם ערוצים משובצים בערימה מראה הבטחה להסרת > 1 קילוואט / ס"מ2. גישה אחרת משתמשת קרירים תרמואלקטריים מוצקים המשולבים לתוך ממשק האג"ח.בנוסף, יהלום בעל רמה גבוהה יחסית או גרף גרגרין נחקרים.פתרונות אלה, בשילוב עם כלים משופרים עבור מיקום תרמי, יאפשרו ערימה של רכיבים עתידיים.

כלי תוכנה ועיצוב

כדי למנף באופן מלא אינטגרציה 3D, כלי תכנון אלקטרוניים (EDA) חייבים להתפתח.כלים הנוכחיים מתייחסים לערימות תלת-ממדיות כמו מערכות מרובות-die, אבל התעשייה נעה לעבר כלי עיצוב פיזיים תלת-ממדיים אמיתיים, אשר יחד עם תזמון, כוח, תרמי על פני שכבות.D כמו קדינס וסינופסילס שחררו את הפלטפורמות עיצוב 3D-IC מוקדם המאפשרות לתכנן TSV מיקום וניתוח תרמי בו-זמנית, כמו אלה, כמו מעבדים מורכבים.

מסקנה

אינטגרציה 3D כבר עיצבה מחדש את עיצוב המיקרו-מעבד על ידי מתן רווחים משמעותיים בביצועים ומינירוטציה.עם חיבורים קצרים יותר, רוחב פס זיכרון מוגברת מסיבי, ואת היכולת להתכנסות טכנולוגיות heterogeneous ב טביעת רגל קומפקטית, זה הפך אבן הפינה של ביצועים גבוהים מודרניים מחשוב ניידת, בעוד אתגרים הקשורים לניהול תרמי, ייצור, ועלויות להישאר, חידושים מתמשכת בטכניקות אג"ח, מונוליטיות, והבטחות מתקדמות יותר לפתרונות תעשייתיים מתקדמים יותר, לא מתקדמים יותר, הוא להמשיך את ה- 3D של פתרונות מתקדמים יותר, ו- 3D לפתרונות מתקדמים יותר, ו- 3D לפתרונות מתקדמים יותר, בעוד שעדיין לא מושך יותר, הוא תכנון שבבים מתקדמים יותר, הוא יותר, 000, 000 קדימה, 000 של ניהול תחרותית של יישומים מתקדמים יותר, ולא יותר, 000 של יישומים מתקדמים יותר, 000.