מבוא: תפקידה של אדריכלות הוראת מערכת Embedded

כלי רכב מודרניים אינם אלא אסיפות מכניות בלבד; הם רשתות מתוחכמות מאוד של מערכות משובצות שמנהלות הכל מתזמון המנוע ושינויים שידורים ל-infotainment, סיוע מתקדם לנהג, ועדכוני קושחה אוויריים יותר מדי בלב כל אחת מהמערכות הללו הוא מעבד שמהירות ההוראה שלו (ISA) מכתיבת כיצד ניתן לבצע מורכבות יעילה של ISA – מערכת מחשוב הדרכה (Freatrated Computer) ו-RIFinttualtual Power (RIFintd) 2.

מאמר זה מספק מחקר מפורט של תוכניות הוראה CISC במערכות משובצות רכב, להתמקד ביישום שלהם יחידות בקרה מנוע (ECUs) הוא בוחן את החוזקות האדריכליות של CISC, הדרישות הספציפיות של סביבות הרכב, יישום בעולם האמיתי, ואת האתגרים המתמשכים כי מהנדסים חייבים לנווט.המטרה היא להציע תובנות ניתנות פעולה עבור מפתחים, ארכיטקטים במערכת, ומקבלי החלטות הערכת אפשרויות I עבור הדור הבא של אלקטרוניקה.

אדריכלות CISC: A Primer

(FLT:0CISCIRFLT:1 אדריכלות, חלוצה בשנות ה-70 וה-80 על ידי חברות כגון אינטל, מוטורולה ו- IBM, מוגדרים על ידי מערך הוראה גדול ורב תכליתי.הוראות בודדות יכולות לבצע פעולות מרובות שלבים - עומס נתונים מזיכרון, ביצוע סיבולת, ושמירת התוצאה - בקידוד יחיד.

מאפיינים מרכזיים של CISC כוללים:

  • (FLT:0) אורך ההוראה הניתן להוראת אורך: הוראות נעות בין 1 ל-15 ע"י וואט (על x86, הדוגמה המפורסמת ביותר של CISC), המאפשרות קוד צפופה לזיכרון תכנית קטן.
  • (FLT:0)Complex Treat ModevesFLT:1: Direct, עקיף, אינדקס ובסיס +offset טיפול לאפשר גישה לנתונים גמישים ללא פעולות מפורשות מרובות.
  • (FLT:0Microprogrammed controlFLT:1): רוב מעבדי CISC לפענח הוראות מורכבות לתוך סדרה של שיתוף פעולה מיקרו-פעולה שבוצעו על ידי ROM מובנה, לפשט את לוגיקה הבקרה אבל הוספת שקיפות לכל הוראה.
  • (ב) ,0) ,Lower Theory ספירת המשימה: מכיוון שכל הוראה עושה יותר עבודה, תוכניות שנכתבו עבור CISC נוטות להיות קטנות יותר מאשר המקבילות RISC שלהם - יתרון משמעותי כאשר זיכרון שבב הוא יקר.

לעומת זאת, אדריכלות (ARM, MIPS, RISC-V) משתמשת אורך הוראה קבוע (בדרך כלל 32 ביטים), קבוצה קטנה של הוראות אחידות, ועיצוב עומס שבו נגישות הזיכרון מופרדים מפעילות ⁇ . RISC לעתים קרובות להשיג מהירויות גבוהות יותר של שעון ותחתית כוח תפעול, אך בעלות של קוד גדול יותר והערכה של יותר של משימות קריטיות עבור CISC עבור פעולות ניהול כלי רכב.

היסטורית, CISC שלטו בשוקי שולחן העבודה והשרתים באמצעות ה- x86, בעוד RISC פרח בתחומים ניידים ומוטבעים.עם זאת, הגבול טשטש בעשורים האחרונים: מעבדי x86 מודרניים מתרגמים באופן פנימי הוראות CISC למיקרו-ops דמויי RISC, ואדריכלות האחרונות של ARM משלבות כמה תכונות דמויות CISC (למשל, מצבה של ArchC64 ו/U) לשימוש בהוראות נמוכות, הן כמעט ל-C לכדי ⁇ , ו-C, עדיין בשימוש, הן בעלות נמוכה יותר, ו-C.

מערכות רכב: דרישות וקונסטרינטים

לפני צלילה לתוך המחקר המקרה, חיוני להבין את הדרישות הייחודיות כי יישומי רכב להציב על מעבדים משובצים.

  1. (FLT:0) קביעת זמן אמתית: לולאות בקרת מנוע, שיבושים נגד-lock, ופריסת תיק האוויר חייבת להשלים בתוך חלונות תזמון קפדניים - לעתים קרובות מיקרו-שניות.
  2. (FLT:0) אמינות גבוהה ובטיחות גבוהה (בטיחות) 1:1: מערכות הרכב חייבות לפעול ללא פגם במשך עשרות שנים תחת טמפרטורות קיצוניות, רטט והתערבות אלקטרומגנטית. ISO 26262 (בטיחות תפקודית) מחייבות אימות קפדני של חומרה ותוכנה.
  3. (FLT:0) יעילות כוח LT:1; בעוד המנוע משנה את החשמל, פירוק חום מוגבל. מעבדים חייבים לצרוך כוח מינימלי כדי למנוע קירור פעיל, אשר מוסיף עלויות ולהפחית את האמינות.
  4. (FLT:0 ,code Grapiphph1): זיכרון פלאש על שבב הוא יקר ובקושי ברבים ECUs. Smaller Program תמונות להפחית את עלויות BOM (בחל חומרים) ויכול לאפשר שימוש במיקרו-בקרים זולים יותר.
  5. (FLT:0) אורך חיי המוצר מחזורי 1:1: פלטפורמה לרכב לעתים קרובות פועל במשך 10-15 שנים, הדורש מעבדים וכלי פיתוח להיות זמין ונתמכת במשך עשרות שנים.

מגבלות אלה מעצבות את תהליך בחירת ISA. RISC בדרך כלל עולה על יעילות כוח ומהירויות שעון גבוהות, בעוד CISC יכול להציע צפיפות קוד מעולה ולפעמים ביצוע מהיר יותר של פעולות מורכבות - כגון אלגוריתמים בקרת שלבים בשימוש בניהול מנוע.

תגית: CISC in Engine control Units

יחידת בקרת המנוע (ECU) היא אחת מהמערכות התת-קרקעיות האינטנסיביות ביותר ברכב.זה חייב לקרוא תריסר או יותר חיישנים (מצב גבוה, רמות חמצן, טמפרטורת צריכת אוויר, זווית של חצץ), לחשב את תזמון הזרקת הדלק ואת משך, ניצוץ מראש, מהירות אדזל, ולאחר מכן לפעול את הפלט המתאים - כל בתוך חלון של מנוע אחד.

פרטים

יצרנית הרכב האירופית המובילה - העדיף כאן כ"AutoTronic AG" לסודיות - לקחת 32 סיביות CISC מיקרובקר מ רנסאס RH 850 המשפחה עבור דיזל האחרון שלה בנזין ECUs. סדרת RH 850 בנויה סביב הליבה הקניונית CISC המציעה מערך עשיר של הוראות כולל מכפיל (MAC), ⁇ , ו-one-Stra-Sirments אלה הם מותאמים לתקנות עיבוד סגור.

ערימה התוכנה פותחה ב C עם מדי פעם יד ביד משותפת עבור לולאות קריטיות.הצוות ניצל את הקוד הקומפקטי של CISC כדי להתאים את ערימה מלאה של ניהול מנוע מלא של OBD-II בתוך 512 kB של פלאש - הישג מרשים שהיה צריך לפחות 1 MB פלאש עם הליבה דומה RISC.

  • (ה) [ה]ההכשרת ה-Macro-operations for control LoopssveFLT: : [החוקה] של מנגנוני בקרה (multiply-accumulate) ביצעה שימוש מסנן שלם בפעולת יחיד, הפחתת גודל הקוד ושעת ביצוע עבור חיישן חלק.
  • (FLT:0) מזכר-ל-מזיכרון ⁇ FLT:1: היכולת לטעון ערך חיישן, לבצע ניתוח ספארי ולאחסן את התוצאה של רישום בקרה עם הוראה אחת לחתוך את מספר מחזורי ה-code על ידי כמעט 40% בלולאה הבקרה העיקרית.
  • (FLT:0) הקצאה וירידה ב-ReverseFLT:1: גישה של טבלאות של קיליברציה או פיצוי נעשתה ללא רמז מפורש, צמצום לחץ בינארי וצמצום הלחץ.

ביצועים בחוץ

ניתוח מבוסס CISC של ECU פגש את כל המועדים בזמן אמת עם שולי.הזמן הגרוע ביותר (WCET) הראה כי 90% מהמחזורים של לולאה הבקרה היו נצרך על ידי שלוש השגרה המורכבות ביותר: תזמון הזרקת דלק, התקדמות הזרה, ו ניטור torque. הודות למערך ההוראה הדחוס, הלולאה כולה מתאימה לקטע 4-B של זיכרון הדוק (TC), ביטול cachees שיכול להציג Jitteres.

יתרונות נוספים נצפו:

  • (FLT:0) אספקת צריכת חשמל מחשמל 1:1: עבור אלגוריתם נתון, הליבה CISC הוציאה כ 30% פחות הוראות מאשר הליבה המקבילה RISC באותו מהירות שעון.זה מתורגם ישירות לתוך כוח דינמי נמוך יותר (מוצר של קיבול, מתח, וגורם פעילות) והפחתה של 12% במגירה הנוכחית הליבה הממוצעת.
  • (FLT:0)Faster Developmenteur TimeFLT:1: האופי ברמה גבוהה של הוראות CISC עשה את זה קל יותר למהנדסים לכתוב ולאמת ביטויים מורכבים של שליטה ב C. Compiler בחזרה לתבנית RH 850 באופן אגרסיבי - התאמה ביטויים כאלה לשימוש בהוראות CISC יחיד, צמצום הצורך אופטימיזציה ידנית.
  • (FLT:0) תכנית זיכרון זיכרון של תכנית ה-DIRFLT:1: ה-Bary הסופי היה 570 kB (כולל שגרות אבחון ו calibrations), בהשוואה ל-780 kB המשוער עבור יישום RISC.זה אפשר ליצרן להשתמש במכשיר פלאש זול יותר, חיסכון של כ-1.20 דולר ל-ECU - משמעותית בייצור של 2 מיליון יחידות בשנה.

יישומים נוספים של CISC

בעוד שמחקר מקרה ECU הוא הבולט ביותר, מעבדי CISC מופיעים במספר תחומים אחרים של רכב שבו צפיפות קוד או מתמטיקה מורכבת הם רב-חשיבות.

מערכות ניהול מתקדמות (ADAS)

מודולים ADAS מבוססי חזון מוקדם, כגון אזהרה מוקדמת נתיב וזיהוי חתימה תנועה, נהנה מיכולתו של CISC להתמודד עם נתונים pixel באורך משתנה ופעולות ממטריקס. מעבדים כמו Infineon TriCore (למרות היברידי RISC /CISC) וספקי נתונים מותאמים אישית מסוימים עם תכונות של CISC-כמו רב-מסלול משמשים בדרך כלל לפני השינוי השכבה ל- GPU-C-C- פתרונות אבטחה, ואפילו על ידי מיקרו-C-C-C-C-C-בקר, כמו אלה.

יחידות בקרת Transmission Control Units (TCUs)

בקרת שידור אוטומטית כוללת שליטה על תלוש גבוהה, כונן solenoid, שינוי שינוי לוגיקה, ו- torque-converter מצמד החלקלקה שליטה. TCUs דורש טיפול מהיר הפרעה ויכולת לבצע אלגוריתמים סגורים PID עם מינימום overhead.מספר הספקים של Tier-1 משתמשים ב- NXP57C לאכוף, ארגון Power-CU, בדיוק עבור שילוב של קוד קושחה-Ced-C-Centic עצמו, שבו הוא לעתים קרובות פועל תחת ה-CDS.

השגת וחיבור

בתחום ה-infotainment, שינוי ממעבדי יישומים טהורים של RISC (למשל, Qualcomm Snapdragon) לאדריכלות heterogeneous הוא מתפתח.עם זאת, המערכת-on-chips (SoCs) המשמש לטלמטיקה ומידע פנימי פנימי-שליש מכיל לעתים קרובות אי בטיחות מבוסס CISC - ליבת נפרדת, קשיחה שמטפלת ב-"תמיד" ב- ISO 262C, בעוד ש-Avcretative Service מכיל לעתים קרובות מחזיק את התכונות הראשי של ניהול חירום או מערכת אבטחה, כולל IC, כלומר, כלומר, כלומר, מערכת אבטחה של שירותי חירום, מערכת אבטחה, מערכת אבטחה של IC2, כולל IOC, כולל IOC, כולל מספר פונקציות אבטחה של IOC, כולל מערכת אבטחה של שירותי חירום (מערכת אבטחה של IOC, מערכת אבטחה מרכזי, מערכת אבטחה של שירותי חירום, מערכת אבטחה של שירותי חירום, כולל IR2, כולל IR2, כולל IRM-ARM-ARM, כולל IR2, כולל IRM-ARM, כולל IR2, כולל Ix, בדרך כלל, כולל מספר פונקציות אבטחה מרכזי, כולל מספר פונקציות אבטחה של IR2, כולל IR2,

אתגרים ומסחר

למרות היתרונות המוצגים בתיק ECU, CISC אינו פתרון אוניברסלי עבור מערכות משובצות רכב. מהנדסים חייבים לשקול בזהירות כמה חסרונות.

  • (FLT:0) מורכבות חומרה מחוספסת 1R: ליבות CISC דורשות יותר טרנזירים עבור מיקרוקוד ROM, לוגיקה קודרית מורכבת, וחיזוי סניף דינמי.זה מעלה את עלות הסיליקון ואת דליפות כוח בהשוואה ליבת RISC פשוטה יותר. עבור 32 סיביות MCU ב-UMCU ב-גבוהה, את אזור המוות עבור CISC יכול להיות 15-25%.
  • (FLT:0) הוראה שניתן ללמד אנציקלופדיה 1:1; מאחר שהוראות CISC יכולות לבצע מספר משתנה של שיתוף פעולה מיקרו-ארי, ספירת המחזור להוראת אינה אחידה.זה הופך את זה קשה יותר להבטיח זמן ביצוע הגרוע ביותר (WCET) ללא ניתוח נרחב ולעתים דורש ממתכננים לתזמן שעון או להסתמך על לוחות זמנים ⁇ .
  • (FLT:0) Power BalanceageFLT:1: קובץ ה-microcode ROM ורישום גדול יותר לתרום לצריכת חשמל סטטית.במודולים מגובה סוללות (למשל, כניסה ללא מפתח או ימים של ECUs החיים), אפילו מילימטר של זרם סטטי יכול לקצר את משך השינה - בעיה קריטית עבור כלי רכב מודרניים שעשויים להיות חורגים במשך שבועות.
  • (FLT:0)Compiler ו- Tool בגרות FLT:1: בעוד שפיטורים לרכב עבור ליבות CISC כמו רנסס RH 850 הם מבוגרים, הם לעתים קרובות מתגנבים מאחורי מערכות אקולוגיות ARM / RISC-V במונחים של אופטימיזציה חולות וכלים ניתוח סטטי.זה יכול לכפות מהנדסים לתוך הערכה ידנית לביצועים, הפרודוקטיביות.
  • (FLT:0) זמינות לטווח ארוך של זמינות FLT:1: פלטפורמות רכב דורשות אספקה מובטחת במשך עשור או יותר. RISC מבוסס אדריכלות כמו ARM יש אימוץ נרחב על פני מספר רב של מצאות, הבטחת המשכיות. CISC IP הוא לעתים קרובות קנייני של מוכר יחיד (למשל, רנסס, NXP PowerPC), יצירת סיכון אספקה אם זה מפסיק את המוצר קו.

אתגרים אלה מתכוונים כי CISC הוא לעתים נדירות נבחר בעיצובים מודרניים, אלא אם כן יש יתרון ברור, קוונטי - רוב צפיפות הקוד העליון בדרך כלל עבור תקציב זיכרון הדוק מאוד, או צורך בהוראה מורכבת מסוימת כי מפחית באופן דרסטי זמן ביצוע בהשוואה רצף רב-שלב RISC.

כיוונים עתידיים: CISC בעידן של נהיגה אוטונומית וכלי רכב חשמליים

כמו תעשיית הרכב מחלחלת לעבר כלי רכב חשמליים (EVs) ו נהיגה אוטונומית, התפקיד של CISC עובר טרנספורמציה.

Heterogeneous מחשוב ו-controlled Architectures

אדריכלות רכב הדור הבא מאחדת פונקציונליות פחות, יותר בקרים דומיין חזק.לדוגמה, "המפקח הראשי של הנדסת דינמי" עשוי לטפל במנוע, שידור, גידור, והובלתם. בעיצובים כאלה, אשכול ביצועים גבוהים RISC (בדרך כלל ARM Cortex-A או RISC-V) מטפל במספר הכבד של היתוך, בעוד CISC קטן יותר או היברידי פועל כמו גישה אמיתית של אבטחה C-זמנית של פונקציות אבטחה.

בקרת רכב חשמלית

מעכבי EV דורשים שליטה מהירה מאוד בתחום (FOC) של מנועים קוסמוכרוניים קבועים.אלגוריתם הבקרה כרוך במספר שלבים trigonometric ותיאום (Clarke / Park) המתאימים באופן טבעי ל- CISC-style D.S.C-32S) הוראות "שליקטור" (S) כולל מספר רב של ספקי C-I-of-of-of-of-of-of-of-of-I-D-D-DIS) כמו ST-S-D-DS-C) ו-C-C-C-DMS-C-C-C-C-C-C-C-Oc (S-Oc) כולל ראשי תיבות של IEX) כולל ראשי תיבות של IEX) כולל ראשי תיבות של ICO-OC-OC-OC-OC-OC-OC-OC-OC-OC-OC-Oc-Oc-Oc-Oc-Oc-Oc-Oc-Oc-Oc-Oc-Oc-Oc-Oc-Oc-S-Oc-Oc-S-Oc-Oc-O

אבטחה ועדכונים אוויריים

עם עליית כלי רכב מוגדרים תוכנה, צפיפות קוד נשארת בעלת ערך מכיוון שתמונות מגיפת מנעול מאובטח וקושחית הצפנה חייבות להתאים ל- ROM. טביעת הרגל הקוד הקטן של CISC מקלה על יישום הצפנה חזקה ללא זיכרון חיצוני.בנוסף, חלק מהמיקרו-בקרים של CISC מציעים האצה עבור הצפנה באמצעות הרחבות הוראה ייעודיות - התפתחות טבעית שמחזקת את המקרה עבור CISC בכלי רכב מחוברים.

עם זאת, הדומיננטיות הגוברת של ה-FLT:0.RISC-VirveFLT ( 1:1 כ- ISA פתוח, נשגב יכול לשקוע נתח השוק של CISC. RISC-V של עיצוב מודולרי מאפשר למעצבים להוסיף הוראות מותאמות אישית (למשל, עבור bit-manipulation או-accumulated) כי לחקות את הגישה המאקרו-inated-I בעוד ספקיות פשוטות יותר וספקיות של ISC.

מסקנה

מחקר זה מראה כי ההוראה CISC קובעת כי נישה מעשית ובעלת ערך במערכות משובצות רכב, במיוחד ביחידות בקרה מנועים שבו צפיפות קוד ויכולת לבצע פעולות מרובות-צעד מורכבות בהוראה אחת להפחית את העלות, הכוח, ואת זמן הפיתוח. רנססאס RH 850 הוכיח כי הליבה של CISC מעוצב היטב יכול לעמוד בדרישות בזמן אמת תוך מתן חיסכון קפדני בזיכרון ובדינמיקה הנוכחית.

עם זאת, מערכת ההפעלה של כלי רכב משתנה לקראת מחשוב heterogeneous ו- ISAs סטנדרטי פתוח כמו RISC-V מהנדסים חייבים להעריך CISC לא כבחירה ברירת מחדל, אבל ככלי ממוקד עבור שקיפות גבוהה, משימות בקרה ⁇ יסטיות. כאשר היישום דורש דחיסה קוד עמוק והיכן העלות של זיכרון נוסף עולה על עונש הסיליקון של CISC, הארכיטקטורה עדיין מספקת.

הנימוק המרכזי של ארכיטקטים במערכת הוא לבצע ניתוח ממושמע, כמותי של תקציב זיכרון, זמן ביצוע גרוע, מגבלות כוח וסיכון שרשרת אספקה לפני ביצוע למורשת של ISA. CISC במכוניות רחוק ממעל; הוא ממשיך להתפתח לצד עמיתיו RISC, להבטיח כי הארכיטקטורה הנכונה זמינה לדרישות ספציפיות של כל תת-מערכת.

(ב) [ה] [ה]] [ה]] [ה]] [ה] [ה]]] [ה]]]], [ה]], [ה]]ה']'[ה']'[ה']'[ה']'[ה']'[ה']'[ה']']'[ה']']'[ה'[ה'[ה']']'[ה']']']'[ה'[ה']'[ה'[ה'[ה'[ה'[ה'[ה']']'[ה'[ה'[ה'[ה'[ה']']']']']']']'[ה'[ה'[ה']']']']']']'[ה'[ה']']'[ה'[ה'[ה']'[ה']'[ה']']'[ה'[ה'[ה'[ה']'[ה']']']'[ה'[ה'['['[ה'