הבנת מערכות Multi-ADC ומורכבותן הגוברת

מערכות רכישת נתונים מודרניות מסתמכות יותר ויותר על מספר רב של אנליסטים-to-Digital Converters (ADCs) הפועלים במקביל ללכוד אותות פס רחב, לשפר טווח דינמי באמצעות החלפה, או להשיג מגוון מרחבי ביישומים בשלבי-ארי.מ מכ"ם בשלבי-ארי ל- 5G תחנות בסיס הדמיה רפואית גבוהה, הביקוש לאדריכלות מרובות-ADC גדל במהירות במערכות דיגיטליות אלה, בהשוואה להתפרצות מדויקת של סצינה שאינה מדויקת של נתונים, או לאבחון, או להתפרצות גבוהה של חומר שאינו מדויק, יש צורך לשחזר את התזמון רפואי, בהשוואה לגרסאות אופטיקה של חומר שאינו מדויק של חומרתולוגיות, או לחיקוי, בהשוואה לגרסאות של חומרת של חומרת של חומרת של חומרת של חומרת של חומרת של חומרת של חומרת של נתונים, או לגרסאות מקוריות, או לגרסאות אופטיקה של חומר נפץ, או לגרסאות מדויקות של נתונים, או לחיקוי מקוריות, אשר עשוי להיות מופחתת של דגימות לא מדויק של נתונים, או לגרסאות מדויקות של נתונים, או לגרסאות לא מדויק של דגימות שגויות, בהשוואה לגרסאות לא מדויק של דגימות שגויות, יש צורך לשחזר, או דימותרפיון, אשר עשוי להיות מקודמתיקים, ולכן, או לגרסאות

קוהרנטיות בנתונים פירושה שמערכת היחסים הבין-אישית והתזמון בין הערוצים הרבים נשמרים בדיוק כפי שהם קיימים בתחום האנלוגי.השגת קוהרנטיות הזו מתחילה עם שעון נקי ויציב, המופץ באופן אחיד לכל ADC במערכת.כאשר כל אחד מהמר מפעיל את מעגל הדגימה שלו-וחזק שלו בדיוק באותו רגע, המילים הדיגיטליות המתקבלות בזמן, ומאפשרות למעבדים לבצע אופטימיזציה, ללא ניתוח בסיסי, ללא תיקון או תיקון, ללא תיקון רב.

תפקיד הסינכרון של השעון ב-Data Coherence

סינכרוניזציה של השעון היא התהליך של הבטחת שכל קלטי שעון ADC חולקים תדר זהה ובשלב, וכי כל מכשיר דגימות באותו רגע ביחס ליחס משותף. במערכת מסונכרנת לחלוטין, זמני הדגימה של כל ADC שונים על ידי כמות הרבה פחות מתקופה אחת מדגם (בדרך כלל פיקולס) זה קטן חי - לעתים קרובות נקרא ג'יטר או סטטי - ניתן לנבא אותו באופן דיגיטלי יציב, אך יציב.

אות השעון עצמו קובע את הרגע המעשן: קצה עולה (או קצה נופל) גורם לחוג המסלול הפנימי של ADC ו-hold כדי ללכוד את המתח המיידי על קלטו.אם שני ADCs לקבל את אבני השעון שלהם בזמנים מעט שונים, ערכי הדגימה שלהם תואמים נקודות שונות על גל קלט בזמן מתמשך.

השפעות של שעונים לא מסונכרנים

כאשר שעונים נסחפו בנפרד או אינם תואמים, כמה בעיות מופיעות כי ישירות פשר נתונים קוהרנטיות:

  • (FLT:0Data misalignment) על פני ערוצים:FreaLT:1 (דגימות דיגיטליות מ- ADCs שונים הם זמן-מחוק זה לזה.
  • (FLT:0) שיפור הדיוק במדידות רגישות לזמן: ibph:1 יישומים כמו לידר בזמן טיסה או מכ"ם הדופק דורש ידע מדויק של כאשר כל מדגם נלקח.
  • (FLT:0) קושי בשיקום אות: ההרחבה 1 (interleaved ADC Systems (זמן-interleaving) מסתמכ על ספיגה זמנית מדויקת בין הממירים כדי להשיג גבוה יותר מדגם מצטבר.
  • (FLT:0)Los of קורלטורים מרוב ערוצים: FLT:1 רדיו אסטרונומיה ומערכות מכ"ם פסיביות חוצה קורטרלט אותות ממספר מקלטים.אפילו תזמון זעיר לא מתאים להפחית את שיא הקורלציה ולהציג כיכרות צד כוזבות.

שיטות של Achieving SynSyncization

כמה טכניקות זמינות כדי להשיג את הרמה הנדרשת של סינכרון שעון, כל אחד עם עצירות סחר המורכבות, ביצועים ג'ייטר ורמתיות.

  • מקורות השעון המשולבים (FLT:0Shared) עם עקבות תואמים:FreaLT:1 (הגישה הפשוטה ביותר משתמשת גנרטור שעון באיכות גבוהה אחד (לעיתים קרובות oscillator נמוך) אשר הפלט שלו מאולץ לכל ADC באמצעות עקבות ממושכות בקפידה PCB. שיטה זו פועלת עבור מספר קטן של מכשירים על לוח יחיד, אך הופכת לא טיפוסית כמו ספירה או ממירים מרובים על פני לוחות מרובים.
  • (FLT:0Clock רשתות הפצה עם עצי buffer:BuildFLT:1 ; התפלגות שעון ייעודי (למשל, FLT:2Analog מכשירים חלוקת שעון ICsuaFLT 3:3)) מפנטז את השעון ההתייחסות עם עיכובים דטרמיוניים והתאמה.
  • (FLT:0)JESD204B SYSREF ועיקול שעון המכשיר: FLT:1 מהיר ADCs להשתמש תקן ממשק סידורי JESD204B, הכולל אות SYSREF כדי לסנכרן את שעון הדגימה המקומי של מספר רב של פולסים. SYSREF חייב להיות מבוזר עם skew נמוך ו- Meet/hold פעמים יחסית למכשירים מבוססי FPGA כדי ליצור לוגיהשימוש FPF.
  • (FLT:0) אותות מעוררי טור עבור אחד-shot יישור:03FLT) 1 ביישומים פורצי-מו-ממד כגון מכ"ם הדופק, אות גורם יכול לכפות בו זמנית את כל ADCs להתחיל דגימה על קצה שעון מסוים.
  • (FLT:0) לולאות ממונעות (PLLs) עם אפס עיכובים buffers:FLT:1 עבור מערכות עם מספר תחומי שעון, PLLs יכול לנעול כל שעון מקומי ליחס משותף ולספק היערכות שלב דטרוניסטי. Zero-delay buffers לשחזר את שלב ההתייחסות בקלט של כל ADC.

מעבר לסינכרון בסיסי: Jitter, Skew, and Phase Noise

גם לאחר השגת היערכות לדגימה, איכות אות השעון עצמה משפיעה ישירות על קוהרנטיות של נתונים.שני מדדים מרכזיים - ג'ייטר ורעש שלב - יש לנהל.

Jitter and Its Impact on ADC Performance

[השעון] הוא הווריאציות האקראיות בתזמון של קצוות השעון.כאשר גל חטא מדגמן בזמנים מעט שונים, המתח המיידי משתנה, הצגת רעש ג'רמי המגביל את יחס האות-ל-אין (SNR) בתדרים חד-ממדיים יותר מאשר למערכות מרובות-ADC, ייתכן שהג'יטר על כל שעון ממיר יתאם או שאינו קשור להגדרה (SNR) של מדרגה אחת (Fitter to be a briefed) אך לא ניתן להוסיף לדרגה אחת לדרגה אחת.

שלב רעש והקשר שלה לשותפות

רעש שלב הוא הייצוג התדירות של Jitter. A שעון עם רעש בשלב גבוה ליד המוביל (רעש בשלב סגור) יגרום לנתונים המדגם שיש לו תנודות שלב תואמים על פני מספר רב של ADCs. במערכות עיבוד קוהרנטיות, כגון מכ"ם אנסטרים סינתטיים (SAR), קרוב-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-in-

יישום אמיתי בעולם ושיקולי עיצוב

החשיבות של סינתזה של השעון עם רוחב הפס של המערכת, ספירת ערוצים, ורווח עיבוד קוהרנטי למטה הם שלוש דוגמאות יישום שבו סינכרוניזציה אינה רק מועילה אלא חובה.

ראשי התיבות של:Array Radar

מכ"מים של שלב מודרני (גם מכ"ם צבאי ואזרחי) מטומטמים במכוון על ידי יישום שינויים שלב אל האותות ממאות או אלפי אנשים מקבלים אלמנטים.כל רכיב כולל ADC המאגד את אות RF לאחר הפחתת האלגוריתם של שלב ה- 1D לאחר ביצוע אלגוריתמים דיגיטליים יכול להתאים רק ל- 1GBFsateleams, רק ל- 10 GHz-Fybactams-to-to-to-to-to-to-to-to-to-to-mects-mects-to-to-to-to-to-to- 1.

רפואת אולטרה-סאונד

בבדיקות אולטרסאונד, אלפי אלמנטים ⁇ לשלוח ולקבל גלים אקוסטיים.שרשרת קבלת משתמשת רבים ADCs כדי לגרות את הדים. תוספת קוהרנט של הערוצים האלה יוצר את התמונה.כל תזמון לא מתאים בין ADCs לטשטש את התמונה ולהפחית את ההחלטה הניגודית.מערכות אולטרסאונד מסחרי לעתים קרובות להשתמש ב- JESD204B מבוסס ADC עם SYSREFology כדי לשמור על s מתחת ל- pss, אשר הוא מספיק גבוה יותר מאשר בדיקות אלקטרואקטיביות (אך) כי הוא צורך ב- 30 ⁇ ).

רכישת נתונים במהירות גבוהה עבור מכשירים מדעיים

ניסויים בפיסיקה חלקיקים, כגון אלה ב CERN, מעסיקים מערךים מסיביים של ADCs כדי ללכוד אירועים מתקדמים במהירות.ה-FLT:0CERN תזמון ו-Synchronization (TS & D)FLT:1 מערכות להשתמש בהתפלגות שעון מדויקת על סיבים אופטיים עם פיצויי skew פעילים.מערכות אלה להשיג סינכרוניזציה לאורך קילומטרים של מרחק של אלפי ADC כדי לאפשר דגימות של ג'ים כדי לאפשר שחזורים של קשקשים של קשקשים של קשקשים של קשקשים.

הנחיות עיצוב עבור Achieving Robust SynSyncization

כדי לתרגם את התיאוריה לפרקטיקה, מעצבי המערכת חייבים לעקוב אחרי קבוצה של הנחיות מוכחות כאשר אדריכל עץ שעון רב-ADC.

  • (FLT:0) בחרה קיצור של oscillrovatorFLT:1 - התחל עם מקור נקי.כל רעש על ההתייחסות מוכפל על ידי PLL ונראה על השעון ADC. השתמש באוסוציאטורים קריסטל עם רעש שלב טוב יותר מ -150 dBc /Hz ב 10 kup עבור יישומים תובעניים.
  • (FLT:0)Use ייעודי התפלגות שעון התקנים 1FLT:1 - ג'ינריק מפיץ buffers עשוי להציג תוספת תוספת ג'ייטר. במקום זאת, השתמש במשלוח שעון שצוין עבור skew ורעש נמוך של שלב התוסף (למשל, HMC7044 ממכשירי Analog או LMK04828 מ- TI).
  • (FLT:0) מעקב אחר PCB אורך קפדני של 1FIRLT: על לוח, עיכוב ה propagation של אות שעון הוא כ-150 ps per Inch (ב FR-4) חוסר התאמה של 0.1 אינץ 'תשואות 15 ps של skew, אשר יכול להיות קטלני עבור ADCs במהירות גבוהה. השתמש נחשים כדי להשוות את אורך.
  • (FLT:0) הפצת SYSREF עם פריסה זהירה FLT 1 - במערכות JESD204B, אות SYSREF חייב להיות מטופל כשעון מהיר עצמו.עבור זה עם אימפולס מתאים (50 ⁇ ) ולהימנע באמצעות הודעות המציגות אותות נוספים.
  • (FLT:0) לכלול calibration ומיומנויות אבחון ,(BIST) - גם עם עיצוב מושלם, שריד חי יכול להתקיים בשל תהליך וריאציות. Include מובנה-in-test עצמי (BIST) או שגרות שימור חיצוניות כי מזרקת טון ידוע ומדד את ההבדל בין הערוצים ADC מודרניים. ADCs לעתים קרובות בנויות-לקבוע פונקציות כי לפשטות.
  • (FLT:0)Consider Opt ההפצה עבור מערכות גדולות של LT:1 ; כאשר ADCs מחולקים על פני לוחות מרובים או כאסאסאס, הפצת שעון חשמלי הופכת לא מעשית בשל אורך כבל והבדלים מעומקים. התפלגות שעון אופטי באמצעות מקור לייזר יחיד ו photodetectors יכול לשמור על סינכרונום ברמה של פני מאות מטרים.

נושאים מתקדמים: Multi-Chip SynSyncization ו Interleaving

שני תרחישים מתקדמים ראויים לתשומת לב מיוחדת: סינכרון ADCs על פני שבבים מרובים בתצורה של זמן קצר וסינון המרירים הטרוגניים (למשל, ADCs ו DACs).

ADC Arrays

(הופנה מהדף ADCs) אשר משתמש ב-FLT:0 (MFLT:0) שלב זהה (ADCs), כל שלב מדגימה בקצב של FLT:2F ssveFLT 3, אך עם שלבים מזוהים של ריצוף (FLT) ו-(F svvesFLT:5) יש צורך ליישר שטח על ידי 360 מעלות צלזיוס)

סינכרון ADCs ו- DACs במערכות Transceiver

ברדיו מוגדרים תוכנה מודרני ו transceivers, הן את המקבלים והן משדר נתיבים לעתים קרובות להשתמש במכשירים מרובים. ADCs ולהעביר DACs חייב לשתף התייחסות שלב משותף כדי לאפשר זמן-דנדרלינג או ביטול מלא בהתאם להגדרות ה- JESD204C מרחיב את יכולות הסינכרון כדי לכלול גם ADCs ו DACs עם רשת אחת עבור צינורות DLM (L) עבור כל קווי זמן (D204) עבור בדיקות tvd) עבור כל קיבולת ה-D204 C.

מסקנה: Synchronization as a Cornerstone of System Performance

סינכרוניזציה של השעון אינה רק תכונה נחמדה-ל-יש במערכות מרובות-ADC; היא הבסיס שעליו כל עיבוד הנתונים המקובלים נחים.בלעדיו, היתרונות של שימוש במספר ממירים – כגון רוחב פס מוגבר באמצעות אינטרדול, מגוון מרחבי באמצעות עיבוד, ורווחה - הופכים להיות בלתי ניתנים להשגה.