מבוא

צורת דלתא היא טכניקה בסיסית בעיבוד אותות אותות אנלוגיים לייצוג דיגיטלי עם חומרה מינימלית מעל פני השטח. בהקשר של FPGA (Field Programmable Gate Arrays) ו ASIC (Application-Specific Integrated Circuits) עיצוב, דלה מודולו מציעה יתרונות ברורים על פני שיטות מורכבות יותר אנלוגיות לדיגיטליות (ADC) במערכות משובצות, מהירות ושילוב דיגיטלי, כאשר הם לעתים קרובות להפוך אינטגרציה פשוטה של חומרת, כאשר הם הופכים לוגיקה פשוטה של חומרת, כאשר הם הופכים את הנקה, כאשר הם הופכים את הנקה, כלומר, כאשר הם הופכים את הנקה 1 לוגיקה פשוטה יותר מתודולוגיה 1 לוגיקה פשוטה יותר מורכב יותר ויותר יעיל יותר, כאשר הם הופכים את הנקה, 000 מתודולוגיה אידיאלית חומרת חומרת חומרת חומרת חומרת חומרת לוגיקה עבור שיטות המרת לוגיקה עבור שיטות המרת לוגיקה פשוטה, כאשר הם הופכים מתודולוגיה 1 מתודולוגיה 1 מתודולוגיה 1 מתודולוגיה 1 מתודולוגיה יעיל יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר מורכב יותר אינטגרטיבית

בעוד ADCs קונבנציונלי כמו מחיאות כפיים או המרת צינורות לספק החלטה גבוהה, הם דורשים מעגלים אנלוגיים משמעותיים הפריסה זהירה. דלתא מודולציה, לעומת זאת, ממנפיק לולאה משוב פשוט שניתן ליישם כמעט לחלוטין עם לוגיקה דיגיטלית בתוספת אנלוגי פשוט אנלוגית אינגרה.זה מאפיין זה מתאים באופן מושלם עם נקודות של FPGA ו- ASIC פלטפורמות, שבו מעצבים דיגיטליים יכולים להתאים באופן יעיל ערוצי מתואם, על ידי קשקשים קולי, על פני טווח רחב של קוד קשקשים, ולהפחית את ה-מסלולאריים, ולהפחית את ה-מסלולאריכים רחב של קידוד, מנפח של קידוד רחב של קידוד, הוא מנפח של קידוד, הוא מנפח של קידוד, כלומר, 000 רחב של קידוד, 000, 000, 000 קידוד גבוה, 000 קידוד, 000 קידוד, 000 קידוד, 000 קידוד גבוה, הוא באופן יעיל, עם קידוד, 000 קידוד גבוה, 000.

מה זה Delta Modulation?

שיטת הדופק היא תכנית מודולציה שונה (DPCM) אשר מקודמת רק את השינוי בין דגימות אות הצלחות ולא את האמרה המוחלטת של כל דגימה.הרעיון הליבה הוא להשוות את הקלט האנלוגי הנוכחי עם נספח משוחזר של קלט הקודם.הנספח מפיץ מעט בודד המציין אם הקלט גבוה או נמוך יותר מאשר התוספת.

ניתן לתאר את התהליך בשלושה שלבים:

  • (ב) ⁇ :0 (הדגשה:0) ,(ה) ,הההתבויות האנלוגיות מודגם בקצב הרבה פעמים גבוה יותר מאשר קצב Nyquist (מעלה) יחס המתגבר משפיע ישירות על יחס האות-לנוזה ואת היכולת לעקוב אחר שינויים מהירים.
  • (ב) ⁇ :0 (ב) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ⁇ :0 (ב) ,1) תפוקה 1 סיביות שולטת במגירה כי עלייה או מפצה את האות המשוחזר על ידי גודל קבוע של צעד.

(התצוגות) היא רצף של 1s ו 0s כי, כאשר משולב עם אותו גודל שלב, לשחזר נספח של הגלום המקורי, כי רק כיוון השינוי מועבר, שיעור הנתונים נמוך לערוץ בהשוואה ל- Multi-bit ADCs עם רוחב פס שווה ערך.אבל איכות שחזור תלויה במידה רבה על גודלו ביחס למדרון האות.

(ב) אם אות הקלט הוא (ה) (ה) (ה) ויקרא י"ד) ו[[המאה ה']], [[1924]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]], [[1924]]]]]], [[1924]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]], [[1924]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]

היתרונות של שינוי דלתא ב FPGA ו- ASIC Implementations

הפשטות הטבועית של Modulation דלה מתורגמת לכמה יתרונות קונקרטיים כאשר יישמו בפלטפורמות FPGA או ASIC. היתרונות האלה ישירות להתמודד עם מגבלות עיצוב נפוצות כגון אזור, כוח, מהירות ומורכבות שילוב.

צמצם את המורכבות והשטח

קצבת דלתא מבטלת את הצורך במערכות מרובות-bit, מדרגות התייחסות דיוק, ועיגולים של מדגם-and-hold הנדרשים על ידי ADCs מסורתיים. ב FPGA, את כל המנטר יכול להיות בנוי באמצעות קומפוטור יחיד, חפיסת IoT מיושמת (לעיתים קרובות עם accumulator דיגיטלי בתוספת רכיבים חיצוניים), וכמה רישומים זה מוביל למינימום לוגיקה, לעתים קרובות פחות מ טבלאות טקסט אחד (L) עבור שטח אחד בלבד.

צריכת חשמל נמוכה

מכיוון שמודולציה דלה משתמשת 1-bit קוונטית ופועלת ללא מעגל אנלוגי כוח-hungry של SAR או צינורות ADCs, הכוח הדינמי שלה נשלט על ידי פעילות מעבר של bitstream דיגיטלי יחיד.ב FPGA, את אותות הכוח הגבוהים ביותר הראו לעתים קרובות מיקרו-עוצמה נמוכה יותר של אספקת שעון ו / או מכווט; לוגיקה מודולטור עצמו תורם חלקיק עבור חיישנים מופעלים פעילים יותר, אין יותר, כלומר, לא יכול להפעיל את הפחתת פעילות הפעלה אלחוטית של חומרת של כוח פעיל יותר, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 סגסוגת הפעלה מחדש, 000 סגסוגת הפעלה אלחוטית, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 סגסוגת הפעלה מחדש, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 מופעלת על ידי מעבדים יותר על ידי מעבדים על ידי מעבדים מופעלת, 000 מופעלת, 000 מופעלת על ידי מעבדים מופעלת, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 פעיל יותר, 000 מופעלת, 000 מופעלת, 000 מופעלת, 000 פעיל

מבצע מהיר

הלולאה משוב בממודולת דלה הוא מהיר מטבעו, כי זה כרוך רק כמה עיכובים שער. ב FPGA, הנתיב הקריטי מורכב של תפוקת ה- comparator באמצעות אינגרה ובחזרה קלט ה- comparator. עם בד FPGA מודרני, לולאה קריטית זו ניתן לצפות בכמה מאות מגה-הרץ, המאפשרת oversamplings של 64 או גבוה יותר עבור אותות רדיו-רכימות גבוהה יותר, אשר ניתן לפקח על פני זמן קצר יותר.

אינטגרציה ו Scalability

מכיוון שמודולציה של דלה דורשת תמיכה אנלוגית מינימלית, היא משלבת בצורה חלקה לתוך FPGAs דיגיטלית בעיקר ו ASICs. משפחות FPGA רבות מציעות נספחים אנלוגיים וקלטים שונים בבנקים I/O שניתן להשתמש בהם מחדש כנספח של Modta מודולטור, כגון מדדי זיכרון שונים, ביטול הצורך עבור מעצבי ADC ייעודיים.

תוצאות חיפוש: Delta Modulation

צורת דלתא מוצאת שימוש בתחומים רבים שבהם המסחר בין החלטה ופשטות מעדיף פתרון מורכב נמוך.התתת החלקים הבאים מדגישה את תחומי היישום העיקריים.

תקשורת

בתחילת הטלפוניה הדיגיטלית, דלה מודציה שימשה לקודקים קוליים ב-32 kbps ו-64 kbps טווח, המציע איכות דיבור מקובלת עם חומרה קודר/קודר פשוטה. יורשים מודרניים כמו Modulation delta (ADM) ו- 64 kbps משתנה ללא הרף מדרונות משתנה (CVSD) לשפר את הביצועים של תקשורת צבאית וקישורי קול Bluetooth.

עיבוד אודיו

עבור יישומים אודיו נאמנות נמוכה כגון intercoms, צגים לתינוקות, ואת קול memo התקנים, דלה מודולוציה מספקת איכות נאותה (בדרך כלל 30-40 dB SNR) עם שיעורי מעט נמוך מאוד. על ידי oversampling ב 128-256 k256 kulation מודולים סטנדרטיים אלה יכול גם לשחזר את רצועת הקול (300-3400 הרץ) אותות לקבל באופן סביר.

חיישן Data Acquisition

ממשקי חיישן זולים ב-IoT תעשייתי, ניטור סביבתי ומערכות הרכב נהנים מהפשטות של דלה מודולציה.טמפרטורות חיישנים, חיישני לחות, ו- accelerometers לעתים קרובות לייצר אותות איטיים שבהם מודולר דלה פשוט יכול ללכוד שינויים עם דיוק מספיק עבור זיהוי סף או ניתוח טרנד. על ידי שילוב המנול לתוך FPGA, מהנדסים יכולים ליצור פתרון יחיד-chip כי מספר תהליכים דיגיטליים, כגון ARMI, או מעבדים, ללא שינוי תמונה דיגיטלית, כלומר, כלומר, ללא קיבולת דיגיטלית, כלומר, כלומר, כלומר, כלומר, כלומר, ללא קיבולת דיגיטלית, IC2 C2 C2 C2 C.

מערכות בקרה בזמן אמת

לולאות בקרה מוטורית, אספקת חשמל, משוב אקטוטור דורש המרה מהירה עם שקיפות מינימלית. דלתא מודולציה חד-פעמי של מחזור יחיד של מחזור מחזור (לאחר הנספח) מאפשר לשלוט רוחב פסים יהיה קשה עם ADCs צינורות.בבקרים מבוססי FPGA, מנטרולטור יכול להיות זרם מתח חרישי על PW (10M100) ו- kulating באופן ישיר של פשטה) מאפשר גם את הפשטה של הפשטה של ה- pulating הפשטה (D).

דרישות יישום ב-FPGA לעומת ASIC

הבחירה בין FPGA ו ASIC עבור מערכת מודולציה דלה תלויה נפח הייצור, צרכי גמישות, ומגבלות עיצוב. FPGAs מציעים תצורה מחדש, מה שהופך אותם אידיאלי עבור מוצרים פרוטוטיפטון, נמוך כרכים, או מערכות הדורשות עדכוני שדה. ASICs לספק ביצועים מעולים, כוח נמוך יותר, ועלויות יחידה נמוכות יותר בנפח גבוה.

FPGA Implementation

ב FPGA, את מודולר דלה ניתן ליישם לחלוטין בלוגיקה דיגיטלית למעט מקביל אנלוגי ו integrator. רבים FPGAs נבנות בעיכובים שונים בבנקים I / O שיכולים לתפקד כמו 1-bit comparator, כי יש צורך ב- MPGL, מגבר תפעולי חיצוני עם capacitor הוא בדרך כלל בשימוש, אם כי כמה FPG AS יכול לשמש בלוקים דיגיטליים (אוקס) על ידי HP הוא גבוה יותר מ"מספקטטור.

ASIC Implementation

עיצוב ASIC להשיג את הביצועים והיעילות הגבוהה ביותר האפשרית עבור Modulation דלה.המקבילה האנלוגית ו integrator יכול להיות מעוצב בהתאמה אישית עם קצב נמוך ומהירות גבוהה באמצעות טרנזיטים ספציפיים תהליך.הלוגיקה הדיגיטלית מסונתזת תאים סטנדרטיים ואופטימיזציה עבור תדירות מיקרופון גבוה (כמו גם קידוד גבוה) כי הלולאה הוא הכלול לחלוטין על שבב, קפיצות קצבאות parasitic capcytances ו inductances inductances הם לעתים קרובות לאפשר קידוד 1 קומפקטיות סטנדרטיים סטנדרטיים סטנדרטיים.

אתגרים וטכניקות מייגציה

בעוד שמודולציה דלה היא פשוטה, אין זה ללא מגבלות. שני נושאים בסיסיים - לזרז יתר ורעש גרניט - להגביל את טווח דינמי אמין רב-השגה.מעצבים מעסיקים מספר טכניקות כדי להפחית את הבעיות הללו.

סלייפ Overload

(הדגשה של סליפא) מתרחשת כאשר אות הקלט משתנה מהר יותר מהמודולטור יכול לעקוב אחר גודל הצעד הקבוע.התוצאות בעיוות המשקף את הפלט לרמה קבועה או נמוכה, מה שגורם לשגיאות שיקום גדולות יותר.המדרון המרבי שניתן לעקוב אחר אותה גישה דינמית (FLT) הוא מעל לדרגה של 10DVertulation (FLT) אשר עולה באופן קבוע יותר:0.

ניו יורק Noise

רעש גרנורי מופיע כתנודות ברמה נמוכה, רציפה בסימן המשוחזר כאשר הקלט הוא כמעט קבוע.ה integrator כדי להזיז את האות המשוחזר סביב הערך האמיתי על ידי צעד אחד, הפקת גרף דמוי ראות', הגדלת גודל הצעד מוריד את יכולת המעקב ומגדיל רעש, בעוד שגודל הצעד מקטין את הרעש אך מחמיר את המרדרונות על פני ה- off-Freperre-Fret-Fre-Fre-Fre-Fre-Fre-Fre-Fre-Freshtch-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-upt-up-upt-upt-upate (מחדש) הוא רק לאחר מכן הוא רק לאחר מכן הוא רק לאחר מכן מפילטרים רבים.

הסתגלות ו Sigma-Delta Variants

כדי להתגבר על המגבלות של Modulation הבסיסי של דלה, קיימים שני גרסאות פופולריות:

  • (FLT:0) אדפטפטה Modulation (ADM): ההרחבה משתנה על בסיס bitstream פלט. אלגוריתם משותף משתמש שער לוגיקה כדי לזהות ביטים זהים רצופים; כאשר נמצא, גודל הצעד מוכפל (או גדל על ידי גורם) כאשר שינויים bitsating מזוהים, גודל הצעד מתקלקל.
  • (FLT:0Sigma-Delta Modulation ( ⁇ ): 1 על ידי הצבת integrator בתוך לולאת משוב לפני ה- sigma-delta Modulation מדכא רעש קוונטי בתדרים נמוכים וצורות זה לתדירות גבוהה יותר (Digma) עם רב-מקלע פנימי רוב הזמן מודרני של רזולוציה גבוהה (aDC) שימוש בתדירות גבוהה יותר.

גם ADM וגם sigma-delta מודולטורים ניתן ליישם על FPGAs עם משאבים סבירים לוגיים.לדוגמה, מחוקק אחר-כך sigma-delta דורש רק שלושה תוספות, שלושה אלמנטים מעכבים, ונספח - כ -400 LUTs ב- Xilinx 7-series FPGA.זה הופך אותם אטרקטיבי כאשר ביצועים בסיסיים של מתודולוגיה הוא לא מספיק.

מסקנה

צורת דלתא נותרה טכניקה חיונית בהמרות האות FPGA ו ASIC, המציעה תערובת משכנעת של פשטות, כוח נמוך, מהירות גבוהה וקלות של שילוב. 1-bit קוונטית ועיגולים אנלוגיים מינימליים להפוך אותה לבחירה מצוינת עבור יישומים שבהם פתרון מתון (30-50 dB SNR) הוא מקובל והיכן שטח לוח או תקציבי כוח הם הדוקים.

(ה) כ- FPGAs ממשיך לשלב יכולות אנלוגיות יותר ותהליכי ASIC מתכווץ, דלה מודולורציה תישאר כלי מעשי לפריסת ה-HDTtotyping ו-High-volume הפריסה של ה- ASIC לערוצים מרובים ולהתאמה של משתמשים עם עיבוד אותות דיגיטליים, להפוך אותו לתוספת ערך עבור כל ערכת הכלים של מעצב חומרה (DMCFD) ו-ALTXL (ALT) ל-ALT2ALTX) LTX: