מבוא: תפקידה הקריטי של Via Fan-Out בעיצוב גבוה של PCB

התקנים אלקטרוניים מודרניים דורשים אי-פעם פונקציונליות מצטברת בגורמים קטנים יותר, נהיגה באימוץ של חבילות שבבים בעלות גבוהה כגון ערכות רשת כדור (BGAs), quad no-lead (QFN) חבילות, ו-מערכת-in-package (SiP) מודולים של שבבים חשמליים, אשר מובילים את הצלחתם של תבניות חיבור ביעילות מקבצי טביעת רגלים ארוזים לתבניות הפנימיות של לוח מודעות (FTM) באמצעות אפקט:

יסודות של Via Fan-Out בעיצובים גבוהים

(ו) הפניה מתייחס לדפוס של דרך המשמש כדי להימלט אותות מרכיב גבוה פינת-דו-דו-ס, בדרך כלל BGA, החוצה אל הערוצים של PCB routing. in high-density interconnect (HDI) עיצובים, את המגרש בין כריות רכיב ניתן לברוח כמו 0.4 מ"מ או פחות, משאיר מקום מינימלי לסטנדרט באמצעות חורים.

הבנה של Via Parasitics in Fan-Out

כל דרך מציגה קיבולת פרציטי, אינדוקטיבי, והתנגדות שמטילה אותות במהירות גבוהה.אפקט ה- stub - החלק הלא בשימוש של חור דרך מעבר לשכבת היעד - יוצר מחדש אפס בתדרים בתדרים מסוימים.בעיצובים של מאוורר, צמצום אורך ההתייחסות באמצעות שכבה זהירה או back-ding הוא חיוני לשמירה על אות מעל 10bps, בנוסף למשטחים על ידי משטח זה חייב להתאים את גודל ה-ידי מפסה.

סוגים של ואס ותפקידים שלהם ב-Fan-Out

בחירת נכון באמצעות טכנולוגיה היא הבסיס של עיצוב יעיל של מעריצים.כל אחד באמצעות סוג מציע סחר שונה בין צפיפות, עלות וביצועים חשמליים.

דרך הולי

דרך החורים הם האפשרות הפשוטה והחסכונית ביותר, אבל הם אוכלים מקום על כל השכבות ויוצרים מגמגמות ארוכות.הם מקובלים על חבילות בעלות נמוכה עם אגסים מעל 1 מ"מ.עבור חבילות בעלות גבוהה, דרך חור דרך בדרך כלל משמשים רק עבור כוח וחיבורי קרקע או כחלק מסידור באמצעות טבלה באמצעות קידוד עם משיכת משיכה ומילוי.

מיקרו-vias

מיקרוביות הן חורים עם קוטרים בדרך כלל מ 0.1 מ"מ ל-0.2 מ"מ ויחסי היבט עד 1:1. הם נוצרים על ידי שכבת שכבה בהקמה של רצף (SBU) תהליכים.מיקרווויה הם סוסי העבודה של HDI מעריצים כי הם מאפשרים להציב ישירות בתוך שדה BGA.

וידויים עיוורים וקברו

עיוור דרך לחבר שכבה חיצונית לאחת או יותר שכבות פנימיות מבלי לעבור את כל הלוח. קבור באמצעות חיבור רק שכבות פנימיות והם בלתי נראים מן פני השטח. אלה באמצעות סוגים מאפשרים דפוסים מורכבים של מאווררים שבו שכבות חיצוניות שמורות עבור בריחה דק-פץ BGA ושכבות פנימיות להתמודד עם עקבות ארוכים יותר.שלב עיוור, קבור ומיקרו-מסלולים מאפשר עיצוב לא-מאוורר להשיג רכיב גבוה ללא סיבוכים.

טכנולוגיה של Via-in-Pad

מיפוי דרך ישירות בתוך מדף רכיב - הידוע באמצעות פנקס - שטח נוסף של חסימה, אבל דורש בקרת תהליך זהירה.הדרך חייבת להיות מלאה עם epoxy לא מוליכים (או סגורה נחושת) ולאחר מכן מצופה כדי ליצור משטח שטוח, מוכר אינספור.V-in-pad הוא חיוני עבור קנסות BGAs מתחת ל-0.65 מ"מ, שבו אין מגרש כלבים רגיל.

הנחיות עיצוב עבור Optimized Via Fan-Out

ההנחיות הבאות נגזרות מהשיטות הטובות ביותר בתעשייה, תקני IPC, ותוצאות אמפיריות מעיצובים מהירים של PCB. החלת אותם באופן שיטתי מבטיחה ביצועים חשמליים חזקים ותשואות ייצור גבוהות.

1 Minimize Via Dimension and Pitch

הפחתת דרך קוטר וגודל המשטח מעלה את הערוצים הזמינים בין דרך.עבור עיצובים HDI, ⁇ 0;0 ;0 ; מיקרוביה עם 0.1 מ"מ (4 מייל) קוטר ו 0.3 מ"מ (12 mil) ללכוד כריות 1 הם נפוצים.עם זאת, קטן יותר באמצעות עלייה יחס העובר עשוי לדרוש יותר קידוח לייזר מתקדם.תמיד להתייעץ עם יכולת המטבול לפני בחירת מספר מינימלי של 0 מ"מ"ל מאפשר רק עם 0.

2.הוויה האסטרטגית של אות אינטגריטי

מקומות דרך קרוב ככל האפשר לחבילה סימטרית כדי למזער את אורך ה-pub. עבור זוגות שונים במהירות גבוהה, לשמור באמצעות יציאות סימטריות ולעמוד לאורך כל נתיב אות:0Return דרךsFLT:1 (נקרא גם תפרים באמצעות אזורי סימטרי) חייב ללוות אותות באמצעות שינויים אות; מישורים אלה באמצעות מתן נתיב נמוך להפחתה מהירה עבור מתחים מרובים מקבילים נמוכים יותר.

3.ניהול Via Capacitance and Inductance

(ההתקפיות הטפילית של דרך נקבעת על ידי גודל המשטח, קוטר ה- Antipad, ועובי דיאלקטרי כדי להפחית אותו, להגדיל את הנקה נגד ה- IP - אך לא מעבר לנקודה שבה המטוס הוא מוגזם.Inductance יכול להיות מופחת על ידי שימוש במחסנים מדויקים עבור חיבורים חשמליים / קרקעיים קריטיים, לשקול את FLT:0back-Floring ל-p2 ליטרים באמצעות סימולציה אחת, 000 ליטרים, 000 ליטרים, 000 ליטרים, 000 ליטרים.

4.שימוש ב-Via-in-Pad Sparingly אבל יעיל

ויה-ב-פי-פי-פיד (ב-ב-ב-ד) הוא חזק אך יקר, מילואים אותו לחבילות עם חתלתול:0 מלא ומפוזר באמצעות sveFLT:1 עם סיום ניקל/זהב עבור מכרה ישירה.

5.אופטימיזציה שכבת ה-Via Assignment

סימן באמצעות סוגים של שכבות ספציפיות כדי לפשט את ה-Fyt. A טיפוסי HDI BGA עשוי להיראות: שכבה עליונה (L1) עם מיקרווויה ל-L2, L2 מטוס / כוח, L3, L4 מטוס L4, L5 אות, L6 דחיסות, L7, L8 ליטרים מתחת ל-L2, L2, ניתן לברוח טבעת חדשה של מספר ריבוע / 8 מדרגות, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, לדוגמה, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 000 אינץ '1 מדרגות, 2, 2, 2, 000 אינץ', 2, 2, 2, 2, 000, 2, 2, 2, 2, 2, 2, 000 אינץ 'מ" 2, 000 אינץ 'מ" 2, 2, 2, 000 אינץ 'מ" 2, 000 סנטימטרים, 2, 000 אינץ 'תלויים, 000 סנטימטרים, 2, 2, 000 אינץ 'תלויים, 000 אינץ 'או פחות או יותר מ" 2, 000 סנטימטרים, 000 סנטימטר נמוך יותר מ" 2, 000 סנטימטר למטה,

6.חשבון ניהול הירומל

רכיבים בעלי עוצמה גבוהה ובעלי עוצמה גבוהה דורשים דרך תרמית כדי לבצע חום מהחבילה אל מטוסי נחושת פנימיים.עבור חבילות QFN עם משטח חשוף, להציב רשת של תרמי קטן (0.3 מ"מ עם 1.0 מ"מ) ישירות מתחת לסיפון. Connect אלה באמצעות אותות נחושת גדולים על שכבות פנימיות. השתמש בשילוב של דרך חור ונקבר באמצעות מסילות עבור ICs disipsips יותר מ 2 אשר אינם יכולים להציב דרך מרכזי של אזורים קריטיים.

הדמיה ואימות של Via Fan-Out Designs

לפני ביצוע ייצור, לאמת את העיצוב של מאוורר באמצעות FLT:0 כלים סימולציה אלקטרונית 0.10.10.10.10.1 סימולציות שדה (למשל, Keysight ADS, Cadence Sigrity, Ansys SIwave) יכול לבדוק במדויק באמצעות מעברים עד 40 Gbps. Key metrics כדי להפיק אובדן רוחב פס (S21), חזרה (S11), ו-Review את הזמן המדויק ביותר בין ה-Dirdowicial) אם הוא 10.

ייצור קונסטריטים ועיצוב לייצור (DFM)

אופטימיזציה אינה אלא אם עיצוב לא ניתן לבנות באופן אמין, Adhere להנחיות DFM הבאות, המתייחס ל- DFM:0IPC-60C12CIRFLT:1 (ההתאמה וקביעת ביצועים עבור PCB קשיח) ו-FLT:2IPC-2315FLT 3 (מדריך עיצובי HDI).

מפתח DFM Parameters עבור Via Fan-Out

  • (FLT:0) מימ"מ תרגיל קוטר: FLT:1 עבור דרך החורים דרך, 0.2 מ"מ; עבור מיקרווויה, 0.075 מ"מ (3 מייל) עם יחס היבט 1:1.
  • (ב) ⁇ :0) ⁇ ⁇ ⁇ : ⁇ 1 (בשורה 2: 0.05 מ"מ; דרגה 3: 0.1 מ"מ).
  • (FLT:0)Via-to-via ספאcing:cioFLT:1) לפחות 0.2 מ"מ עבור חור דרך, 0.1 מ"מ עבור microvias (בהתאם ליצרן).
  • (ב) ⁇ :0) , ⁇ ⁇ : ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ⁇ :0) ויה ממלא חומרים: 1FLT:1 ,לא מוליכים epoxy למלא את ה-epoxy ללא עכב ומתכננים ל- ±0.013 מ"מ.
  • (ב) ויקרא י"א: ויקרא י"ד: 20 μm מינימום 20 μm (0.8 mil) בתוך חור דרך מדרגה 2.

(הופנה מהדף ה-DFM) ניתן את העיצוב של ה-DFM לסקירה מוקדמת בתהליך.מרבית יצרני ה- PCB מספקים ניתוח DFM חינם (למשל, FLT:0Sierra Circuits DFMigFLT:1 או (FLT:2Eurocircuits DFMFLT 3:3) אשר מדגיש בעיות פוטנציאליות כמו יצירת sliver, טבעת לא מספקת, או באמצעות מחסנים בהתאם לתבניות מכוונן.

כללי עיצוב (DRC) עבור Fan-Out

הגדר DRCs בכלי EDA שלך במיוחד עבור אזור מאוורר: מינימום באמצעות מסירה אל-pad, מינימום מעקב אחר-to-via ניקוי (0.08 מ"מ עבור סטנדרטי, 0.06 מ"מ עבור HDI), ודרך טבעת אנראלית המבוססת על גודל קידוח. השתמש מעמד מעצור עבור כל סוג נטו (סימן, כוח, קרקע) כדי להקצות גדלים שונים באמצעות ערכים אנטי-pad.

טכניקות מתקדמות לנטיות קיצוניות

עבור חבילות מתחת 0.4 מ"מ או גבוה מאוד I / O ספירה (מעל 1000), סטנדרטי HDI מאוורר יכול להיות לא מספיק.

Fan-Out Wafer-Level Packaging (FOWLP)

FOWLP מפצה מחדש את כריות החבילה על שטח גדול יותר באמצעות תהליך wfer מעוצב, ולאחר מכן מוקרן באופן סלקטיבי אל עמודי נחושת.טכניקה זו אינה רק מאוורר PCB, אלא משולבת יותר ויותר לתוך תת-שכבות ברמה המודולית.עבור מעצבים PCB, הבנת שכבת החלוקה מחדש (RDL) דפוס מסייע להתאים את החיסרון.

דלג ויטס ו-Kird Capacitors

דלג באמצעות (נקרא גם דרך חור באמצעות שכבות לדלג) מאפשר דרך לעקוף מספר שכבות ולסיים בשכבה עמוקה יותר, צמצום אורך ה- Pub ללא back-drilling. חלק מהעיצובים HDI משתמשים במרכיבים פסיביים משובצים (capacitors, מתנגדים) בתוך אזור ה- PCB הסמוך לאזור ה- PCB-out כדי לשפר את המכשולים.

Via Staggering for growth Trace Channels

במקום ליישר דרך ברשת, להערים אותם בדפוסי ה- hex (approximate) זה מגביר את מספר השרידים שניתן להזיז בין דרךים ב-15-20% בהשוואה לרשת מלבנית.ה-off הוא עלייה קלה בחישובי ספא-על-ידי גזע.

מסקנה: Balancing Density, Performance, and Cost

אופטימיזציה באמצעות PC-out היא בעיה אופטימיזציה רב-אובייקטיבי הדורש הבנה עמוקה של דרך פיזיקה, יכולות ייצור, דרישות מערכת.על ידי ביצוע ההנחיות המפורטות במאמר זה - צמצום באמצעות גודל, הצבתם אסטרטגית עבור אות ויושרה כוח, באמצעות סימולציה מוקדמת, וביצוע בדיקות DFM קפדניות - אנשים יכולים בקלות לברוח חבילות שבב גבוה תוך שמירה על אותות איכותיים ותפוקה מהירה יותר; כל אפשרות טובה יותר עבור ביצוע אופטימיזציה של ביצועים: 0Foutertexitedertextamtretative היא פחות יעילה יותר; אבל עדיף על ידי אופטימיזציה עבור ביצועים; אבל עדיף על ידי אופטימיזציה של ביצועים;