משפחות של DSP מעבדים ב- Consumer Electronics

מעבדי אותות דיגיטליים (DSPs) הפכו הכרחיים באלקטרוניקה המודרנית של צרכנים, לשמש כעמוד השדרה חישובי עבור מגוון רחב של משימות עיבוד אותות בזמן אמת, מביטול רעש פעיל אוזניות פרמיות לצלילים מעוררי קול בזיהוי חכם, הבחירה של ארכיטקטורת DSP משפיעה ישירות על ביצועי המוצר, חיי סוללה, ועלות הייצור.

הבנה של משפחות DSP

מעבדי DSP הם מיקרומעבדים מיוחדים אופטימיזציה עבור פעולות מתמטיות חוזרות ונשנות - cumulated (MAC), FFT, סינון - השולטת עיבוד אותות עבודה עומסים. בעוד הרעיון של DSP הליבה נשאר עקבי, ספקים פיתחו כמה משפחות גדולות כי שונה ייצוג מספרי, עיצוב הוראה, האצה חומרה.

נקודת מבט קבועה DSP

DSPs קבוע לפעול על מספר אינטגרלי או במספרים זעירים באמצעות מספר קבוע של ביטים (למשל, 16 סיביות, 24 סיביות, או 32 סיביות) הם נועדו עבור גבוה, ביצוע נמוך עם צריכת חשמל מינימלית. כי חומרה קבועה של נקודת מבט דורש פחות שערים לוגיקה, מעבדים אלה הם בדרך כלל האפשרות היעילה ביותר:

  • (FLT:0)Texas Instruments C5000 / C6000 סדרת נקודות קבועות נקודה 1 - בשימוש נרחב בקוד אודיו, מכשירי שמיעה דיגיטליים, ורמקולים חכמים ברמת הכניסה.
  • (FLT:0) ,Analog מכשירים SHARC® ו- SigmaDSP® מוצרים קבועים נקודה FIRLT:1 - נפוץ במערכות אודיו מקצועיות וסאונד רכב.
  • (ב) .0.NXP DSP56300 משפחה משפחתית של LT:1) נמצא באפליקציות אודיו דיגיטליות מורשת.

DSPs קבועים מצטיינים כאשר דרישות טווח דינמי הם בינוניים ועלות ליחידה הוא דאגה עיקרית.עם זאת, הם דורשים סקאלה זהירה וניהול על גדות תוכנה, אשר יכול להגדיל את זמן הפיתוח.

נקודת מפנה

DSPs נקודת המוצא מייצגת מספרים בהתרגשות מדעית (מניטיסה + exponent), המספקים טווח דינמי גדול בהרבה וחיסול כאבי ראש מדרגים רבים.הם מועדים לאלגוריתמים בעלי משקל גבוה - כגון ביטול רעש הסתגלות, מסננים גבוהים ומיזוג חיישן - שבו דיוק מספרי הוא קריטי למשפחות נפוצות:

  • (FLT:0)Texas Instruments C674x ו- C66x ליבות צף נקודות קצה צף נקודה 1 - המשמש ממשקי אודיו ועיבוד מכ"ם גבוה.
  • (FLT:0) אנלוג מכשירים ADSP-21xxx סדרת צף צף צף נקודה 1 - פופולרי בכלי נגינה מקצועיים ושליטה תעשייתית.
  • (FLT:0)XMOS מעבדי xCORE xCORE LT:1 - משלבים יכולות נקודתיות צף עם I/O עבור אודיו בזמן אמת.

מעבדי נקודת החיתוך בדרך כלל צורכים יותר שטח סיליקון וכוח, העלאת שתי עלויות יחידה וצריכת אנרגיה.התועלת שלהם טמונה בסיכון מופחת לפיתוח תוכנה ופיתוח מהיר יותר זמן לשוק עבור אלגוריתמים מורכבים.

אדריכלות: Hybrid and Programmable DSP Architectures

רבים מודרניים DSPs משלבים יכולות נקודות קבועות וצף או לשלב מאיצים נוספים (למשל, FFT co-מעבדים, VLIW (הרבה זמן הוראה) צינורות, ו- SIMD (Single הוראה מספר נתונים) יחידות).

  • (FLT:0)Qualcomm HexagonTM DSPibFLT:1 אינטגרציה ליבת נקודה קבועה עם מצב חיקוי צף נקודה חומרת AI ייעודי לקול ודמיית.
  • (FLT:0CEVA-XIRFLT:1) מציע ארכיטקטורה שניתן לכוון אותה לנקודות קבועות או לעומסי עבודה בצפים.
  • (FLT:0) קבלת סנס טנסיליקה HiFi DSPsibsFLT) 1 לספק הרחבות מרובות של מערכת הדרכה (audio, קול, רשת עצבית) המאפשרות ליבת אחת להתמודד עם משימות מגוונות.

אדריכלות היברידית שואפת לספק את הטוב ביותר של שני העולמות: יעילות של נקודת קבוע לעיבוד שגרתי ואת הגמישות של נקודת צף עבור חלקים תובעניים.עם זאת, הם לעתים קרובות באים עם דמי רישוי גבוהים יותר ושרשרת כלים מורכבת יותר.

שיקולים

העלות הכוללת של הבעלות על מעבד DSP משתרעת הרבה מעבר למחיר היחידה. מהנדסים חייבים להעריך מורכבות ייצור, מודלים רישוי, דרישות שילוב ועלויות מערכת אקולוגיות לפיתוח.

עלויות הסיליקון ומורכבות הייצור

DSPs קבוע הם בדרך כלל מוטבע על צומת תהליכים בוגר (למשל, 28 nm, 40 nm) עם גדלים מתים קטנים יותר, מניב עלויות עונש נמוך יותר בנפחים גבוהים. pating-point DSPs דורש אזורי מוות גדולים יותר ועשוי לדרוש יותר צמתים מתקדמים (למשל, 16 nm או 7 nm) כדי לשמור על כוח לבדוק.זה יכול לתרגם פער ל 30-5 חלקים צפים (בנוסף, בנוסף) לעומת BFP) לעומת .

סליחות ומלכות

כאשר משתמשים בליבות DSP חריפות (למשל, קדינס Tensilica, CEVA, ורס טכנולוגיה), פיתוח SoC כולל דמי רישוי upfront בתוספת תמלוגים לכל ענישה.עלויות אלה משתנות באופן נרחב: הליבה של ביצועים גבוהים צף יכול לשלוט תמלוגים של $ 50-2.00 $ ל השבבים, בעוד ליבה של נקודה פשוטה יותר עשוי להיות $05-0 דולר עבור מוצרים Bluetooth.

עלויות אינטגרציה ומערכת

DSPs דיסקטר להוסיף שטח PCB, פסיבי, וניהול כוח נוסף. מכשירים צרכנים רבים עכשיו להטביע פונקציות DSP לתוך מעבדי יישומים או SoCs (מערכת-on-chips) כדי להפחית את העלות.לדוגמה, פלטפורמות Snapdragon של Qualcomm כוללים Hexagon ייעודי DSP לצד CPU ו GPU, חיסול הצורך עבור שבב DSP נפרד, כזה יכול שילוב כזה יכול להיות מוגבל של תוספי מערכת ההפעלה לתוך מערכת ההפעלה בעתיד.

פיתוח Toolchain ועלויות התוכנה

DSPs קבוע לעתים קרובות דורש יותר מהנדסי קושחה מיומנים ליישם לוגיקה ריצוף ונשיקה, שעות פיתוח גוברות. pating-point DSPs לפשט אלגוריתם האלגוריתם, אך עשוי לדרוש רישיונות יקרים יותר של IDE (למשל, Texas Instruments' Code Composer Studio מציעות חינם tier אבל תכונות מתקדמות) לספק ספריות תוכנה נרחבות (קוד בינוני, ביטול, ירידה ברעש) כי ניתן להפחית את הזמן הזה עבור מוצרים ללא תשלום נמוך (אך תכונות הנדסיות).

תוצאות המסחר-offs

בחירת משפחת DSP כוללת איזון בין ממדים מרובים של ביצועים: באמצעות חישוב, שקיפות בזמן אמת, יעילות כוח, דיוק מספרי, ורוחב הפס זיכרון.השולחן מתחת לסכמת את נקודות המסחר העיקריות, אם כי שימו לב כי מספרים בפועל תלויים בגרסאות ספציפיות של מכשירים ותנאי הפעלה.

  • (FLT:0 Throughput (MIPS / MACs) ההרחבה: DSPs קבוע להגיע לעתים קרובות דירוגים גבוהים של MAC כי גודל המילה שלהם הוא צר יותר.לדוגמה, נקודת 16 סיביות קבוע DSP עשוי לקיים 3,000 MMASP (מיליוני מטענים כפולים בשנייה), בעוד ש-32 סיביות צף חלק משיג רק 1500 MFLOPS, עבור אלגוריתמים רחבים, עם שימוש כפול, עם אלגוריתמים, עם אלגוריתמים, עם אלגוריתמים, עם אלגוריתמים רחב טווח כפול, עם אלגוריתמים, עם אלגוריתמים, אלגוריתמים, או אלגוריתמים, אלגוריתמים, עם אלגוריתמים, אלגוריתמים, יש צורך להפחית את הפחתת DQ.
  • <חזק> זמן Latency: יישומי אודיו צרכני דורשים שקיפות ⁇ סטית מתחת 10 ms (לעתים קרובות < 2 ms עבור צגים בתוך הקרקע) ליבות קבוע עם צינורות פשוטים נוטים להיות נמוך יותר ג'טר ותזמון צפוי יותר. Floating נקודות צינורות, במיוחד עיצובים סופרקלאר, יכול להציג דוכןים לעתים קרובות כי סיבוך ניתוח הפחתת הירכיים הגרועות.
  • (FLT:0)Power ConventFLT:1: במהירויות דומות של תהליכים, נקודות קבוע DSPs לצרוך בערך 30-60% פחות כוח פעולה תפעול מאשר נקודות צף DSPs. עבור עונדים מופעלים סוללות, ההבדל הזה יכול להכפיל את הזמן. עם זאת, ליבות צף חדש עם מתח דינמי ותדירות (DVS) יכול לצמצם את הפער כאשר הם קבועים במצב.
  • (FLT:0 מזכר בנדר 1:1: פלוטינג-point ⁇ משתמש במילים נתונים רחבות יותר (32 סיביות או 64 סיביות), הדורש רוחב פס זיכרון נוסף עבור אותו מספר פעולות. רבים הצף DSP כוללים כיבים גדולים ורב-בנק SRAM כדי לפצות, עלייה בעלויות קבועות DSPs לעתים קרובות יש טביעת רגל קטנה יותר, המאפשרת SD חיצוני או NRAM.
  • (FLT:0) Precision ו- Algorithm PortabilityFLT:1: נקודת פלורינג מבטלת את הצורך בדרגות ידניות, צמצום מאמצי אימות. Algorithms שפותחו ב MATLAB או Python ניתן לנמל ישירות חומרה הצף-נקודת מבט קבועה דורש המרה זהירה, אך הקוד המתקבל הוא לעתים קרובות יותר יעיל עבור המשימה.
(ב) (ב) ⁇ :0) ⁇ (ב) ,בעין המתוקה נמצא בגישה היברידית: השתמש בליבת נקודת קבוע של הנתיב הקריטי (למשל, המרה מדגימה, FIR סינון) והעלאת חיקוי צף רק עבור משימות לא חדירות דיוק (למשל, גלגולים של דגימות, FIR סינון) והעלאת פרופילים של 3FLT).

התאמת משפחות DSP לצריכת מוצרי אלקטרוניקה

הבחירה הסופית תלויה במידה רבה במגבלות הביצוע של היישום, בתקציב החשמל ובמיקום השוק.כאן אנו בודקים כמה קטגוריות אלקטרוניקה נפוצות של צרכנים.

מכשירי אודיו (Headphones, Smart Speakers, Soundbars)

עיבוד אודיו במכשירים הצרכניים דורש בדרך כלל 16 סיביות לרזולוציה של 32 סיביות ושיעורי הדגימה עד 192 k. עבור מוצרים הדורשים מהירויות אולטרה הרץ (למשל, אוזן אלחוטית אמיתית עם ביטול רעש פעיל), קבוע DSPs מ- TI (C5000 סדרה) או Analog מכשירים (SigmaDSP) הם הבחירה הנפוצה ביותר.

טלפונים חכמים ו Tablets

מכשירים ניידים מסתמכים על מעבדי יישומים המשלבים הליבה DSP (למשל, Hexagon ב- Snapdragon, Apple's M-סדרה עם DSP מוטבע, סמסונג Exynos עם DSP מותאם אישית) DSP אלה מטפלות תמיד עוזרי קול, עיבוד אותות מצלמה (ISP), ו- היתוך זמן חיים סוללה הוא רב, DSP חייב לפעול ביעילות ב- DSP לשלוט בשני משימות איטיות (למשל, צלילי) קבוע, כלומר, לחץ גבוה, עם ביצועים).

משקפיים (Smartwatchs, Fitness Trackers, AR / VR Headsets)

למכשירים לבישים יש מגבלות כוח וגודל חמורות.DSPs עם מצבי שינה אולטרה-נמוך (למשל, Ambiq אפולו, בהתבסס על Arm Cortex-M עם DSP, או TI C5000 LP) הם אופייניים.הם מבצעים זיהוי של שלב בזמן אמת, ניטור לב-אטרקוואט, וראשי VR דורשים גם מעקב עמדה נמוך; נקודת מעקב קבועה של נתונים DSP לעתים קרובות מופעלת עלות של DSP.

מכשירים חכמים הביתה ו-IoT

נקודות קצה של IoT כגון thermostats חכמים, פעמון הדלת, ומצלמות מחוברות לעתים קרובות לרוץ על מיקרובקר עם יכולות DSP (למשל, Arm Cortex-M4/M7 עם FPU יחיד מראש) כאן, קו בין זיהוי קבוע ו- DSPect-point מטושטש: FPU המועדף (יחידת נקודה ריצוף) מוסיף שטח מינימלי למות (ב -10-20%) אבל מאוד סימולציות עבור קוד פתוח).

מגמות מתפתחות וכיוונים עתידיים

שלושה התפתחויות מעצבות מחדש את הנוף DSP עבור מוצרי אלקטרוניקה לצרכנים:

  1. (FLT:0AI / ML AccelerationFreaLT:1): DSPs מסורתיים מוגדלים עם מאיצים ברשת עצבית.לדוגמה, Qualcomm Hexagon מוסיף Hexagon hexagon Tensor Accelerator (HTA) עבור device in-deference.מגמה זו דוחפת יכולות צף נקודת מפנה לתוך שבבים קבועים כי אימון כמו דיוק 16 סיביות) הוא לעתים קרובות מספיק עבור כפל (kbit).
  2. (FLT:0RISC-V DSP CoresveFLT:1) : קוד פתוח הוראות, כגון RISC-V עם הרחבה DSP (P-extension), לאפשר לחברות לעצב את ליבות DSP משלהם ללא עמלות רישוי.זה אטרקטיבי במיוחד עבור אלקטרוניקה צרכנית רגישה בעלות.
  3. (FLT:0) Software-Defined Audio Platformssss: Audio DSPs נעים עיצובים קבועים-functionיים לפלטפורמות תוכנה (למשל, XMOS XCORE, Cadence Tensilica HiFi) אלה מאפשרים עדכונים אוויריים נוספים להוסיף תכונות אודיו חדשות (תיקון, וירטואלי, שמיעה מקיפה, לעתים קרובות מגיעה גמישות עם עלות גבוהה יותר.

(FLT:0) הערהStrategic NoteFLT:1: כאשר הערכת משפחות DSP עבור מוצר חדש, לשקול לא רק את העלות הנוכחית וביצועים, אלא גם מפת הדרכים לעדכוני תוכנה. A DSP עם קהילה חזקה וספריות יישומיות ספקים יכול להפחית את העלות הכוללת על חיי המוצר.

מסקנה

בחירת המעבד האופטימלי DSP עבור מכשיר אלקטרוניקה צרכני דורש הבנה של עלות וביצועים מסחר-offs קבוע-point DSPs להישאר העבודה של High-volume, יישומים רגישים בעלות - הם מספקים חריגה באמצעותput ויעילות אנרגיה עלות יחידה נמוכה. pating DSPs, בעוד יקר יותר, מחזורי פיתוח מהירים יותר ואלגוריתמים גבוהים, מקבל החלטות מסחרר חיוני עבור מערכות ההפעלה של ציוד אחסון אופטיקה וספקי חשמל מורכבות.

(ב) לקריאה נוספת, התייחס לסקירה כללית של תיקי DSPeurs DSPib (FLT:1,FLT:2Qualcomm Hexagon DSP DocumentsFLT 3, ו-FLT:4Analog מכשירים הצרכנים DSP פתרונות FSPRE:5 ניתוח שוק מקיף זמין גם ב- 6SPR)DFO, ודוח שוק ה- 7FLT4