ממירים אנלוגיים-לדיגיטליים (ADCs) הם אבני בניין בסיסיות במערכות אלקטרוניות מודרניות, מגרדים את התחומים האנלוגיים והדיגיטליים על ידי המרת אותות בעולם האמיתי מתמשך לייצוגים דיגיטליים דיסקרטיים.הביצועים שלהם שולטים ישירות דיוק, טווח דינמי, ואימות כללי של אמצעי מדידה, תקשורת ומערכות בקרה.

מאמר זה בוחן את המקורות והמאפיינים של רעש אספקת החשמל, חוקר את השפעתם על מדדי ביצועים קריטיים של ADC ומספק קבוצה מקיפה של טכניקות הפחתה מוכחות כדי להבטיח המרה אמינה, גבוהה נאמנות במערכות מעורבות של סימנים.

הבנה של Power Supply

רעש אספקת חשמל מקיף כל סטייה לא רצויה מהמתח DC הקבוע האידיאלי המסופק ל- ADC ואת המעגל האנלוגי המשויך שלו. הפרעות אלה יכולות להיות תקופתיות, אקראיות או טרנספורמטיביות, והם מתאחדים לתוך ADC באמצעות סיכות הכוח, תת-סטרוט או מטוס קרקעי.כדי להפחית רעש ביעילות, מהנדסים חייבים להכיר תחילה את הסוגים והמקורות של רעש אספקה.

סוגי אספקת החשמל

  • (FLT:0)Ripple:FLT:1; תנודות תקופתיות נמוכות של Low- ⁇ בדרך כלל ב 50/60 הרץ או הרמוניות של התדר הבסיסי של מעבר הרגולטור (100 kHz למספר מגה-הרץ). Ripple הוא לעתים קרובות סינוסאידאלי וניתן לחזותו מעיצוב אספקת החשמל.
  • (FLT:0) משקעים וגליציטים:FreaLT:1 ; קצר-דורציה, transients-amplitude גבוה הנגרמים על ידי דרישות פתאומיות של שינוי לוגיקה דיגיטלית, העברת פעילות, או שחרור אלקטרוסטטי. אירועים אלה יכולים להזריק ישירות לתוך ה-ADC של sampling capacitor, גרימת שגיאות המרה.
  • (FLT:0)Broadband Noise:FLT:1rea מופץ רעש אקראי על פני ספקטרום תדר רחב, לעתים קרובות שמקורו רעש תרמי במתנגדים, חצי-מוליכים ירו רעש, או רצפת הרעש של החלפת הרגולטורים.רעש זה מקטין את יחס האותות הבלתי ניתן להשגה של ADC.
  • (FLT:0)Digital Switching Noise:FearLT:1) רעש גבוה ⁇ שנוצר על ידי קצוות השעון ומעברי נתונים במעגלים דיגיטליים סמוכים.Itזוגות קפצו באופן נוח או בלתי מורגש לתוך היצע אנלוגי וקווי קרקע.

מקורות אנרגיה אספקה

מקורות רעש יכולים להיות פנימיים למערכת - כגון מעבר לממירי חשמל, הרגולטורים DC-DC, מחוללי שעונים ומעבדים דיגיטליים - או חיצוניים, כולל התערבות אלקטרומגנטית (EMI) ממכשירים הסמוכים, אותות תדר רדיו, וראשי תיבות לחות. במערכות בעלות חתימה מעורבת שבהן ממירים רגישים פועלים יחד עם לוגיקה דיגיטלית רועשת, מקורות אלה יוצרים סביבה מאתגרת של רעש הדורשת תכנון זהיר.

כיצד כוח אספקה משפיע על ביצועי ADC

כוח אספקת רעש מדגימים את ביצועי ADC באמצעות כמה מנגנונים ישירים ועקיפים.חומרת ההשפעה תלויה בארכיטקטורה של הממיר (successive approximation לרשום, sigma-delta, צינורות, וכו '), תדירות הרעש ביחס לשיעור הדגימה, ואת יחס דחיית כוח יעיל (PS) של המכשיר.

  • (FLT:0) ביטול שגיאות ההקצאה וקודים החסרים:FLT 1 Noise על הפניה או מתח האספקה משנה את סף ההחלטה של ה-ADC (s) בתוך ADC. זה יכול לגרום לממיר לייצר קודים תפוקה לא נכונה, ביעילות להפחית את ההחלטה שלו. במקרים קיצוניים, קודים מסוימים עשויים להיות מלגלג לחלוטין (הקודים), תוך שימוש בקודים שאינם מונוניים.
  • (FLT:0) ,Reduced Signal-to-noise Ratio (SNR): אספקת רעש 1Fillo מוסיף רכיב שגיאה לכל דגימה שאינה קשורה לסימן קלט.רעש זה בפס מעלה את רצפת הרעש, ישירות degrading SNR. עבור כל 1DB עלייה בכוח רעש, מספר יעיל של ביטים (ENB) יורד על ידי כ-0.5s, בהנחה של סינוסים.
  • (FLT:0 spurious-Free Dynamic Range (SFDR) Degradation:Fillo:1 ripi תקופתי או מעבר רעש יוצר גוונים מעוררים בספקטרום הפלט ADC. טונים אלה יכולים להסוות אותות קטנים להגביל באופן חמור את SFDR, מדד קריטי בתקשורת וביישומים ניתוח ספקטרום.
  • (FLT:0Sampling Time Jitter:FLT:1 פלוגות על הפניות מתח פנימי או זרמי הטיה יכולים לשנות את הרגע המדגם. זה ג'ייטר חודר מציג מרכיב רעש פרופורציה לקצב אות קלט, עוד הגבלת SNR זמין בתדרים גבוהים.
  • (הופנה מהדף ההרחבה Total Harmonic Distortion (THD): FLT:1 Nonlinearities הנגרמת על ידי מודולציה מושרה של המאחדים הפנימיים של ADC או מגבר יוצר הרמוניות של אות הקלט, הגדלת THD ו degrading הכולל ליניאריות.

ביצועי מפתח משפיעים

  • (ב) [15] ,[[1924]]]]
  • (ב) ⁇ (ב"ס) ⁇
  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ,0) ,100 דינמי חינם (SFDR)
  • (ב) ,0) ,0) ,0 (הופנה מהדף ⁇ )
  • (ב) ,0) ,ב"התחילה וצלבנים" (בראשית כ"ד)

Power Supply Rejection Ratio (PSRR) ומגבלותיה

גליונות נתונים של ADC לעתים קרובות לציין את Power Supply Rejection Ratio (PSRR), אשר מגדיר כמה זוגות רעש אספקת התפוקה. PSRR הוא תדירות תלויה - גבוה באופן חד משמעי ב DC אבל יורד בתדרים גבוהים יותר בשל רוחב פס מוגבל של מעגלים פנימיים.לדוגמה, ביצועים גבוהים 16 סיביות SAR DCHz A עשוי להיות בעל PS של 80 dB ב -100 אבל רק 40B ב 1.

מקורות משותפים של Power Supply במערכות מעורבות-Signal

בסימן מעורבות טיפוסי, PCB, מספר מקורות רעש יכולים לפשרה את ביצועי ADC:

  • (FLT:0) מכושף רגאולטורים:FLT:1 בשימוש למען יעילות, הם מייצרים ripple בתדירות המעבר וההרמוניה שלה, יחד עם טבעות גבוהות עקב אינדוקטיות וכניעה.
  • (FLT:0) מעבדים דיגיטליים ו- FPGAs:cioFLT:1 ציירו ספייקטים גדולים ומהירים במהלך אבני השעון, יצירת קפיצה קרקעית וספק רופ להאכיל לתוך מסילות אנלוגיות באמצעות אימפולס משותף.
  • (ב) ,0) חלוקת מעגל:0 (Clock Distribution Circuits: FLT:1hil) מייצרת רעש תקופתי שיכול לכלול את ה-ADC עובר פס אם הוא מסונן בצורה גרועה.
  • (ב) ⁇ :0) שדות מגנטיים חיצוניים: 1FLT:1 ממתנים או מנועים מעוררים זרמים בלולאות שנוצרו על ידי עקבות כוח.
  • (ב) ⁇ :0) מקיפים את שבילי החזרה מרובים (FLT:1) יוצרים הבדלים אפשריים בין אנלוגיה לדיגיטלית, תוך הזרקת רעש אל תוך ההתייחסות של ADC.

טכניקות לאספקת חשמל

מיגינג רעש אספקת חשמל דורש גישה שכבתית המשלבת בחירת רכיב, פריסת PCB וסינון. להלן הן טכניקות מפורטות המאורגנות על ידי יישום דומיין.

« « « לעקוף את Capacitors

חיתוך כיבולים קרמיקה עם התנגדות סדרה שווה נמוכה (ESR) ו inductance (ESL) קרוב ל- ADC כוח pins יוצר נתיב לחשיפה נמוכה לרעש גבוה לקרקע. השתמש במספר רב של קפקאטורים במקביל: 0.1 μF capacitor עבור 10-100 MHz דחייה, 1 μF או 10 μF עבור תדרים נמוכים יותר, ו- aFP עבור פחות גבוה יותר של 2 קפיטור גבוה יותר מאשר 2 קפיטור (F) לפחות עד 2 עשורים עד 10 עד 10 עד 10 עד 10 עד 100 000 גבוה יותר).

רשם נמוך (LDOs)

LDOs לספק מתח נקי, נמוך-נוז DC עם גבוה PSRR על פני טווח תדר רחב. a ליניארי רגולטורי לאחר החלפת הרגולטור יכול להעצים את הקרע על ידי 60-80 dB. בחר LDO שצוין עבור יישומים רגישים רעש (למשל, FLT:0Alog מכשירים LT3045FRE 1LT:1 או FLT2Tasex3, 000) כדי לשמור על יציבות.

Power Supply

  • (FLT:0) מסננים: FLT:1 סדרה התנגדות עם קיבול לקרקע טופס מסנן נמוך-pass.הנגד מוסיף כמה טיפות מתח אבל יכול להפחית את הקרע על ידי 20-40 dB בתדרים מעל הקיצוץ. השתמש בהתנגדות נמוכה-inductance ו- X7R או C0G capacitors.
  • (FLT:0LC Filters (Pifils): נספח 1: 1 ; An Inductor עם capacitors משני הצדדים מספק תנופה גבוהה עם התנגדות DC מקובלת. פריטה beads ניתן להשתמש עבור דיכוי רעש גבוה ⁇ , אבל הם התיישבו בדרגות DC גבוהות ועשויים להציג לא ליניאריות.
  • (FLT:0) פילטרים מקיפים:0 (FLT:1 ; איור 1) מסננים המבוססים על Op-amp (Sallen-Key, משוב רב) יכולים לספק קיצוץ חד ו- Q גבוה, אך הם דורשים כוח נוסף וניתן להוסיף רעש משלהם.

מיפוי PCB ו-Leout

הקרקע היא הנתיב החוזר לכל זרמי המעגל; כל אי-ציות יוצר מתח שנראה כמו רעש.הפרקטיקות הטובות ביותר כוללות:

  • השתמש במטוס קרקע מתמשך, נמוך תחת מעגל ADC ו אנלוגי. להימנע פיצול המטוס הקרקע למעט באזורים דיגיטליים בלבד, ולהשתמש במטוס מוצק עבור חלקים מעורבים.
  • סימן אנלוגי ודיגיטלי עקבות בנפרד ולהימנע מעברם זה לזה.אם צלב הוא בלתי נמנע, השתמש במטוס קרקע בין שכבות.
  • שמור על הקרקע האנלוגית של ADC (AGND) וקרקע דיגיטלית (DGND) בנפרד על הנצ'מטית אבל לחבר אותם בנקודה אחת (קרקע כוכבים) קרוב ל- ADC, לעתים קרובות על המטוס הקרקע עצמו.
  • מינימיזציה של עקבות אורך בין תפוקה האספקה, capacitors decoupling, ואת ה- ADC כוח סיכה כדי להפחית את החדירה של הסדרה.

המונחים: power domain

סלק את ההיצע האנלוגי מהאספקה הדיגיטלית באמצעות קידוד יחיד או פלטי רגולטורים נפרדים. השתמש ב-ferrite beads או מתנגדים קטנים כדי ליצור חלוקה פיזית בין מטוסים.זה מונע זרמי מעבר דיגיטליים ממודולת אספקת ה- אנלוגיה.בנוסף, לספק נתיבי החזרה נפרדים - אנלוג חוזר זרמים לא צריך לשתף עם עקבות עם זרמי החזרה דיגיטליים במורד הזרם של הכוכב.

המונחים: Layout Optimization

הגנה פיזית עם פחיות מתכת או מטוסי נחושת יכולה להפחית את ההתערבות האלקטרומגנטית.על ה- PCB, להציב את ADC ואת המעגל האנלוגי שלה הרחק אוטובוסים דיגיטליים מהירים (למשל, זיכרון DDR, קישורים מהירים במהירות גבוהה) להשתמש טבעות שמירה סביב עקבות אנלוגיות ולחבר אותם אל המטוס האנלוגי.עבור ADCs במהירות גבוהה מאוד (שיעורים מעל 100 MSPS), לשקול שימוש בסימן שונה עבור שעונים ועדכונים משותפים כדי לדחות נתונים.

כוח אספקה

ביצועים גבוהים רבים ADCs דורשים מתחי אספקה מרובים (analog, דיגיטלי, I / O) ריצוף אימפולס יכול לגרום latch-up, עודף מברשת הנוכחי, או נזק פנימי.עקוב אחר הרצף המומלץ של היצרן - היצע אנלוגי חד משמעי לפני אספקה דיגיטלית. השתמש רצף חשמל ייעודי IC או RC פשוט עיכובים עם מ MOSFET כדי להבטיח שטף ולמטה בסדר הנכון.

ביטול Active Noise

עבור דרישות רעש קיצוניות, מעגלים הזנת פעילות או משוב יכול לבודד דפוסי רעש ידועים מן הרכבת האספקה.טכניקה זו נפוצה יותר בכלי מעבדה דירוג, אבל עשוי להיות מוצדק הדמיה רפואית או מקלטי מכ"ם. מירב הזרה או ספין גבוה ל-PSRR LDO עם ציון ביטול רעש יכול לספק דחייה נוספת בתדרים ספציפיים.

Best Practices for ADC Power Supply Design

רשימת הסימון הבאה מסכם צעדים מעשיים לצמצום רעשי אספקת החשמל במערכות ADC:

  • בחר ADCs עם גבוה PSRR ורוחב רוחב פס רחב; לבדוק את מזימה התדירות של PSRR לעומת גיליון התדירות בגליון הנתונים.
  • השתמש ב-LDOs נמוך עבור דור רכבת אנלוגי; להימנע מהחלפת הרגולטורים ישירות כוח ADCs אלא אם כן ואחריו מסנן LDO ללא רעש.
  • מקום decoupling capacitors קרוב פיזית ככל האפשר ל- ADC Power pins, באמצעות ערכים מרובים (למשל, 100 pF, 1 nF, 0.1 μF, 10 μF).
  • ליישם מטוס קרקע מוצק, מתמשך ולהשתמש בו כוכבים מעומקים עבור תשואה אנלוגית ודיגיטלית.
  • תחומי אנלוגיה ודיגיטליים עם מפרטקס חרוזים או מתנגדים לבידוד.
  • מסנן את מתח ההתייחסות של ADC עם חיץ נקי או הפניה IC ואחריו מסנן RC.
  • מזער שעון ג'ייטר באמצעות מקור שעון נקי ייעודי והפסקת נאות; זוגות רעשי שעונים באמצעות אספקת החשמל.
  • סימנה את רשת החשמל (PDN) עבור מוטציות והתחדשות לפני ייצור PCB.
  • בדוק את העיצוב הסופי על ידי מדידה SNR ו SFDR עם וללא הזרקת רעש אספקה כדי לאמת יעילות מייגנציה.

מחקר מקרה: שיפור SNR במערכת רכישה של 16 סיביות

שקול 16 סיביות SAR ADC דגימה ב 500 kSPS עבור יישום בקרה תעשייתי מדויק. אבטיפוס ראשוני הראה SNR של 85 dB, הרבה מתחת למקסימום התיאורטי של 96 dB. חקירות חשפו rip מופרז (20 mV pk-pk at 600 k) מהחלפת הרגולטור על אספקת ה- V אשר הפעילה את ה אנלוגי של ADC.

  • נוסף על 3.3 V LDO (LT3045) לאחר החלפת הרגולטור, מתן 60 dB של דחייה קרוע 600 kHz.
  • התקנת התנגדות 2.2 ⁇ בסדרה עם קו 3.3 V ו 47 μF טנטלום טנקליאומטר על הקרקע, ויצר מסנן נמוך-pass עם קיצוץ של כ-1.5 kHz.
  • החליפו את ה- 0.1 μF decoupling capacitor הסמוך ל- ADC עם 1 μF X7R והוסיף 10 nF C0G capaciacitor כדי לשפר את הדחייה גבוהה.
  • צמצום רעש האספקה הדיגיטלי של ADC על ידי הוספת LDO נפרד ובודד את הקרקע הדיגיטלית חזרה עם טפיל טנד.

לאחר שינויים אלה, SNR נמדד השתפר ל-94 dB - קרוב למגבלת גליון הנתונים - ואת רצפת הרעש השונית צנחה על ידי 12 dB. הפתרון הוסיף שטח PCB מינימלי ועלות רכיב, המדגים כי הפחתה שיטתית של רעש היא מעשית ויעילה.

מסקנה

רעש אספקת חשמל הוא אתגר מתפשט בעיצוב מערכת מבוססת ADC, השפעה ישירה דיוק, טווח דינמי, לינאריות.אפקטים שלה - החל קודים חסרים ו-SNR כדי לזרז טונים ושגיאות תזמון - יכול לערער אפילו את ה- אנלוגי התואם ביותר ברזולוציה גבוהה של יעילות מערכת מבוססת תדירות של PSRR ומנגנוני ההפיכה של ript, ספייקטים ורעש רחב, מהנדסים יכולים ליישם אסטרטגיה יעילה יותר של אספקת חשמל, יעילה יותר.

לקריאה נוספת על עיצוב כוח ADC ואופייה רעש, מומלץ להתייעץ עם הערות יישום מ-FLT:0Analog התקניםFLT:1 ו-FLT:2Texas Instruments לדחיית אספקת החשמל ב- ADCsveFLT 3: 3.