ההשפעה הסופית של ארכיטקטורת CISC על תאימות מערכת Legacy ו-Gates

המסלול של מחשוב מסומן על ידי מתח קבוע בין הצורך תאימות לאחור עם מערכות ישנות יותר ואת הכונן לעבר ביצועים גבוהים ויעילות גבוהה יותר. בלב המתח הזה הוא הבחירה בין מערכת הדרכה מורכבת מחשוב מחשוב (CISC) והקטנת ארכיטקטורות סט הדרכה (RISC) ארכיטקטורות מערכת מחשוב דומה של CISSC, בעוד RISC צברה מערכת מחשוב משמעותית בעשורים האחרונים - מהטלפונים חכמים למחשבי העל-CISC נשאר בשימוש ביותר של פלטפורמות אבטחה, מערכת מחשוב מחשבתית ואפקטים ניידים, ומערכת מחשובית מחשבתית, בעוד RISC, היא בעלת השפעה ממוחשבת מחשבתית, היא בעלת השפעה רחבה, ואפקטים ממוחשבת מחשבתית, ואפקטים ניידים, ואפקטים ניידים.

מאמר זה חוקר את המאפיינים המכוננים של CISC, העלייה ההיסטורית שלה לשליטה, את המנגנונים המבטיחים תאימות לאחור, את האתגרים שהיא מציגה במהלך שדרוגי המערכת, ואת הפתרונות ההיברידיים המודרניים שמטרתם לשמר את הטוב ביותר של שני העולמות.

Defining CISC Architecture: A Philosophy of Rich Instructions

המונח הדרכה מורכבת מגדיר פילוסופיה עיצוב שבו המעבד מסוגל לבצע פעולות מרובות שלבים - כגון מהלכים זיכרון אל-זיכרון, חיפושים מיתרים, או אפילו קידוד צף - עם הדרכה מכונה אחת. ניגודים אלה עם RISC, אשר מפחית את ההוראה להגדיר קבוצה מינימלית של פעולות פשוטות, מחזוריות אחת ומסתמך על המהפך לשלב אותם משימות מורכבות.

מעבדי CISC, בעיקר ארכיטקטורת x86 שהוצגה על ידי אינטל בסוף שנות ה-70, הפכו לעמוד השדרה של המהפכה המחשב האישי.ה- IBM השתמשה במעבד Intel 8088, והשליטה הבאה של x86 הבטיחה כי CISC יגדיר את התוכנה האקולוגית במשך עשרות שנים.החוק ההוראה העשיר של האדריכלות התכוון כי מתכנתים יכולים לכתוב קוד מגובש שיכול לבצע פעולות רבות ללא אופטימיזציה ידנית.

מאפיינים מרכזיים של CISC כוללים:

  • (ב) ,0) אורך ההוראה שניתן לפסוק 1 (ב) - הוראות יכולות להיות 1 עד 15 ע"י ע"י גויים, המאפשרים קידוד עדין אך מסבך את הרתיעה.
  • (FLT:0Microcode יישום FLT:1) - הוראות מורכבות שבורות לתוך רצף של שיתוף פעולה פשוט יותר בתוך המעבד, נשלט על ידי מיקרוקוד בנוי.
  • (FLT:0) פעולות של רשם-לזיכרון 1 (FLT:0) - הוראות רבות מאפשרות לנתוני לקרוא או לכתוב לזיכרון ישירות, צמצום הצורך בצעדים חדים/חנויות.
  • (ב) [ה]המעבד שומר דגלים המאפשרים לקשור בהתבסס על תוצאה של פעולות, המאפשרים זרימה של שליטה קומפקטית.

תכונות אלה נתנו מעבדי CISC יתרון מובהק בשנות ה-80 וה-90: הם יכולים להפעיל תוכנה קיימת ללא צורך בספריות מערכת או קוד יישומים. כי תאימות הייתה גם ברכה וקללה.

מערכת מורשת: היתרון המאובטח

אולי הסיבה היחידה החשובה ביותר לקיום הארוך של CISC היא תאימות יוצאת דופן לאחור לאחור.מערכת ההוראה x86 התפתחה יותר מארבעה עשורים, אבל כל מעבד x86 חדש - מהמקור 8086 דרך המאוחר ביותר אינטל Core i9 ו- AMD Ryzen 9 - עדיין יכול לבצע את אותו קוד שנכתב עבור אבותיו.

עבור ארגונים שמירה על מערכות מורשת, תאימות זו מציעה מספר יתרונות קריטיים:

  • (FLT:0) ,Support עבור מערכות הפעלה ישנות יותר ויישומים של ®FLT:1) - עסקים יכולים להמשיך להפעיל תוכנה קריטית למשימה שנכתבה עבור MS-DOS, Windows 95, או מוקדם של גרסאות יוניקס ללא שינוי.
  • (FLT:0) נדרש לכתוב מחדש תוכנות מורשת: 1 ) שמירה על תאימות להימנע מפרויקטים יקרים של פיתוח מחדש שעלולים לסכן את הצגת באגים או לאבד את הפונקציונליות.
  • מעבר FLT:0 Smoother במהלך שדרוגי חומרה 1 (מחלקות IT יכולות להחליף שרתי הזדקנות או עבודות עם חומרה מודרנית וערערמת התוכנה הקיימת תעבוד מיד, בתנאי שנהגי מערכת ההפעלה יהיו זמינים.

תאימות זו אינה מקרית.אינטל ו- AMD השקיעו רבות בשמירה על ארכיטקטורת ה-x86 (ISA) לאורך דורות.לדוגמה, ל- 8086 המקורי היה מודל זיכרון מפוסל וקבוצה מוגבלת של רישומים למטרות כלליות. 386 הציגה 32 סיביות הרחבות; ה- x86-64 (AMD64) הוסיף 64 סיביות ומודל זיכרון שטוח.

[ה]ההתאמה האחורית היא הבסיס הבלתי נראה שעליו כל מערכת האקולוגית x86 נחה ללא זה, מיליארדי שורות קוד יפסיקו לתפקד, ועלות המעבר תהיה אסטרונומית."

כיצד CISC Achieves Backward Compatibility

המנגנון כולל בעיקר הוראות מורכבות מיקרוקוד שאינן בשימוש יותר בקוד ביצועים מודרני (כגון פעולות מיתר כגון REP MOVSB או decimal ⁇ הוראות כמו DAA) עדיין קיימות ב- ISA. המעבד מסמן הוראות אלה לרצף של פעולות מיקרו-פעולה המבצעות אשר מבצעות את אותה פונקציה. כי המיקרוקוד יכול להיות מעודכן באמצעות כתמים (למרות שבדרך כלל רק במפעל, על ידי משתמשים לא יכולים ליישם אותם ישירות במעבדים), אפילו לא לבצע את אותה פונקציה.

(ב) [[המאה ה-[[1924]]]]]] ו[[1924]]]]]] [[1924]]]]]] [[1924]]]]]] [[1924]]]]]] [[1924]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]] ו[[1924]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]] [[1966]]]]]] [[1966]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1966]] [[1966]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]] [[[[1966]]]]]] [[[[1966]]]]]]]] [[[[1966]]]]]] [[[[1966]]]]]] [[[[1966]]]]]]]] [[[[1966]]]]]] [[[[1966]]]]]]]]]] [[[[[[[[[[1966

אתגרים במערכות עם CISC אדריכלות

למרות עוצמת תאימות שלה, אדריכלות CISC מציגה כמה אתגרים כאשר ארגונים מנסים לשדרג את התשתית הניקוד שלהם. אתגרים אלה נובעים מהמורכבות הטבוע של מערכת ההוראה ואת האבולוציה של עיצוב מעבד לקראת ביצועים ויעילות אנרגיה.

הוראות מורכבות וצנרת בקבוקי בקבוק

הוראות באורך משתנה מקשות על הבאת ופענוח מספר הוראות לכל מחזור.מעבדי x86 מודרניים מ- Intel ו- AMD להתגבר על זה עם מתוחכמת FLT:0instruction cacheveFLT:1 מערכות, שבבים מיקרו-op, ו צינורות דה-קולינג שיכולים להתמודד עם עד ארבעה הוראות לכל מחזור.

קושי באופטימיזציה לתהליכים מקבילים

ההוראה העשירה של CISC נקבעת, במיוחד כאשר מעורב עם עדכוני קוד מצב וסגנונות טיפול מורכבים, יוצרת תלות בנתונים רבים ותלויים כוזבים המגדירים את ביצוע ההזמנה ואת המקבילות סופרקלאר. מעבדי x86 מודרניים מסתמכים על רישום renaming, קידוד ביצוע, וספק גדול של תיקון למיצוי מקבילות, אבל טכניקות אלה מורכבות יותר מאלה הדרושים עבור RISC נקי, כמו השגת כוח מקבילה גבוהה יותר.

כוח ו-Thermal Constraints

המיקרוקוד ROM, המקודב המורכב, ושכבות התרגום לצרוך אנרגיה.בסביבות ניידות ומבוססות נתונים שבו יעילות כוח היא רבת ערך, ראש CISC הופך באחריות.זו אחת הסיבות לכך ש-ARM (אדריכלות RISC) שולט בסמארטפונים והופך את inroads לתוך מחשבים ניידים לשרתים.עבור ארגונים עצמאיים מורשת, שדרוג לחומרה x86 חדשה עדיין מציע ביצועים טובים יותר עבור מערכות ריקות, אבל עיצובים צרים עם תבניות RISC טהורות יותר.

תאימות לעומת חדשנות: The Trade-Off

האתגר העמוק ביותר הוא ה-FLT:0 אנרכיטקטורת מנעול-inture-inof-inFLT:1 כי ה- x86 ISA חייב להישאר תואם לאחור, אין באפשרותו להיות מתוכנן מחדש באופן יסודי.הוראות חדשות (למשל, AVX-512, SSE ו-AES-NI) מוספו כתוספות, אך הליבה של ISA נותרה תיקון של החלטות עיצוב ישנות (למשל, כלומר, תכונות זיכרון אקסטאלימות) יעילות (X) כמו רחפנים) או רחפנים (XTS) דורשות) יעילות (ב) הן דורשות (חומרות) של עיבוד יעיל של עיבוד יעיל של עיבוד של חומר זה דורשות של רחפנים (XD) של עיבוד יעיל של רחפנים (X) של עיבוד יעיל של רחפנים (XT) של רחפנים) של חומר יעיל של רחפנים (XT) של רחפנים (XT) (XT) של עיבוד יעיל של רחפנים (XT) של רחפנים (ב-Intttttttttttial) של תכונות של עיבוד יעיל של רחפנים (XT) של רחפנים) של רחפנים) של רחפנים) של רחפנים) של רחפנים) הוא גם תכונות של

כתוצאה מכך, מנהלי IT עומדים בפני החלטה קשה: להמשיך להשקיע ב- x86 ולקבל את פני השטח, או לעבור לאדריכלות RISC (כמו ARM או RISC-V) ולנסח מחדש או וירטואליזציה של יישומים מורשת.רבים בוחרים באפשרות הראשונה להימנע מהעלות והסיכון של הגירה.

הערצה, וירטואליזציה, והנתיב קדימה

עבור ארגונים שצריכים לשמור על תאימות עם תוכנות CISC המורשת, אבל רוצה לחדש את החומרה, חיקוי ו וירטואליזציה מציעים בסיס ביניים.טכנולוגיות אלה מאפשרות קוד מורשת לפעול על חומרה חדשה או על ידי תרגום הוראות במשרה רצופה (emulation) או על ידי הפעלת מערכת ההפעלה כולה במכונה וירטואלית (Virtualization).

ארכיון תגיות: CISC on RISC

מעברו של אפל מ- Intel x86 ל-Apple Silicon (ARM-based) הוא דוגמה בולטת לכך שאפל משתמשת במתרגם בינארי בשם FLT:0Rosetta 2FLT:1 כדי לתרגם x86-64 קוד לקוד ARM64 ב-ARM64 בזמן ריצה. שכבת חיקוי זו חייבת להתמודד עם המורכבות של הוראה של CISC ⁇ , קודים של השקעות וזיכרון, בעוד שמשתנים יישומים רבים בביצועים אלה, במיוחד, במיוחד, הם בעלי ביצועים גמישים, אשר יכולים להוכיח את CPUD.

כמו כן, ספקי ענן ותחביבים משתמשים ב-FLT:0QX86 מחקים של LT:1 או FLT:2 ורטואלי מכונה צגות של FLT 3 (כמו QEMU) כדי להפעיל מערכות הפעלה x86 בשרתים ARM.זה חיוני לשמירה על יישומי מורשת במהלך הגירה הדרגתית לתשתיות יעילות יותר.

וירטואליזציה: שמירה על הסביבה של CISC

במקום לחקות את ISA, וירטואליזציה היא מערכת ההפעלה המורשת ישירות על המעבד עם פשטות מינימלית. מעבדי x86 מודרניים כוללים הרחבות וירטואליות חומרה (Intel VT-x ו- AMD-V) המאפשרים היפר-בידור להפעיל מספר מערכות הפעלה של אורחות עם ליד אפס על גבי עמוד השדרה.A מורשת Windows NT 4.0 יישום יכול לרוץ בתוך מכשיר וירטואלי של Windows על שרת מודרני - עדיין פתרון בעיות xv.

ארגונים אשר מאמצים וירטואליזציה יכולים להאריך את חיי התוכנה המורשת תוך שמירה על עומסי עבודה על פחות, שרתים יעילים יותר.החומרה נותרה CISC, אך מספר המכונות הפיזיות מופחת, המוביל לצריכת חשמל נמוכה יותר ולמרחב הרצפה.

אדריכלות היברידית: CISC עם RISC Inside

כדי להפחית את החסרונות של CISC תוך שמירה על תאימות לאחור, הן אינטל ו AMD אימצו עיצוב היברידי בסיסי: הקצה הקדמי של המעבד מקודש x86 הוראות לתוך זרם של פשוט, RISC-כמו מיקרו-פעולה (מיקרו-ops), אשר מבוצעים על ידי הליבה RISC. גישה זו נקראת לפעמים "CISC תחת מכסה הבסיס, RISC בלב".

תכונות מפתח של מעבדי CISC היברידיים מודרניים כוללות:

  • (ב) ⁇ :0Micro-op cacheFLT:1 - חנויות מקודמות מיקרו-ops כדי לעקוף את הקוד המורכב עבור לולאות קוד שבוצעו לעתים קרובות, לחסוך כוח וכבדות.
  • (FLT:0) לוח הזמנים הבלתי-מודע ויחידות הביצוע של ה-FLT:1) – הליבה הביצועית היא למעשה מכונה RISC אשר מטפלת במיקרו-אופסים פשוטים, קבועים באורך קבוע, המאפשרת תארים גבוהים של מקבילות (למשל, שישה נמלי ביצוע ב- Intel Core).
  • (FLT:0Out-of-order Execution with renamingFLT) 1:1 - אותן טכניקות המשמשות בעיצובים RISC מוחלות על זרם המיקרו-op, תמצית ILP תוך הסתרת המורכבות של CISC.
  • (FLT:0) בניית התחדשות (FLT:1) - זוגות הוראה נפוצים (כמו השוואה ואחריו קפיצת מצב) משולבים לתוך מיקרו-op אחד כדי להפחית את מספר הפעולות ולשפר את הביצועים.

(החליפה ב-2006 עם Core 2 Duo) ו- AMD'sFLT:2Zen microarchitectureFLT 3: 3; 2017) הם דוגמאות ראשוניות.עיצובים אלה אפשרו ל- x86 להישאר תחרותיים עם מעבדי RISC טהורים מבחינת ביצועים של וואט, לפחות עבור שרתי שולחן העבודה ועומס העבודה הוא גדל.

תחזית: CISC בעולם RISC

נכון לשנת 2025, הנוף המחשוב נשלט יותר ויותר על ידי ארכיטקטורות RISC. ARM מעבדים את רוב המכשירים הניידים, והצלחתה של אפל עם Macs על ARM תרמה יצרנים אחרים למחשבים כדי להתנסות עם האדריכלות.מעבדי Graviton של אמזון (מבוססים על ARM) משמשים ב-AWS עבור עומסי עבודה בענן. RISC-V הוא מתפתח כחלופה קוד פתוח.

עם זאת, CISC - במיוחד ה- x86 ISA - לא מראה סימנים של היעלמות.בסיס המותקן של חומרת x86 ותוכנה הוא עצום, ואת העלות של כתב מחדש או recompiling מיליוני יישומים הוא אסרטיבי עבור רוב הארגונים. Windows, macOS (עדיין תומך x86 דרך Rosetta), ולינוקס מציעים שכבות תאימות x86.

מגמות עתידיות כוללות:

  • (FLT:0) שימוש בתרגומים בינאריים של תרגומים 1 (Bary TranslationveFLT:1) - חיקוי יעיל יותר ואוסף פשוט בזמן אמת יאפשר לתוכנות CISC לרוץ על חומרה RISC עם אובדן ביצועים מינימלי.
  • (FLT:0) מעבדי ISA השב"כ של ISA LT:1) - כמה עיצובים ניסיוניים משלבים את קצה החזית של CISC עם סוף RISC בחזרה, או אפילו לערבב את ARM ו x86 ליבות באותו מוות (כפי שנראה בחלק מהנייד SoCs, אם כי עדיין לא הזרם המרכזי).
  • (FLT:0Cloud-native מחקיון:1hil) ספקי ענן יציעו מכונות וירטואליות תואמים x86 על חומרה RISC באמצעות תרגום שקוף, צמצום הצורך בחומרה x86 נפרדת.
  • (FLT:0Legacy as a ServiceFLT:1) ארגונים עשויים להשבית את התמיכה ביישום מורשת בסביבות חיקוי מיוחדות בענן, המאפשר להם להחליף שרתי CISC עם חומרה מודרנית RISC.

בסופו של דבר, ההשפעה של ארכיטקטורת CISC על תאימות מערכת מורשת ומשדרגות היא סיפור על שינויים מסחריים.מורכבות האדריכלות וחוסר היעילות של כוח הם מחלחלים על ידי הערך העצום של תאימות לאחור. עבור מחנכים, סטודנטים ואנשי IT, הבנה הדיאלקטיקה הזו היא המפתח לקבלת החלטות מושכלות על עיצוב מערכת, רכש, אסטרטגיות הגירה.

דרושים

  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0) חזרה תאימות לאחור (FLT:1) הוא היתרון העיקרי של CISC, המאפשר תוכנה מורשת לפעול על חומרה מודרנית ללא שינוי.
  • (ב) ,0) ,ChallengesvesFLT:1 כולל צריכת חשמל, מרתיע צווארי בקבוק, וקשה בקידוד מקבילה.
  • (ב) ⁇ ו-VirtualizationFLT:1 מציעים דרכים להפעיל קוד CISC על חומרה RISC, אך עם ביצועים מעל פני השטח.
  • (FLT:0) עיצובים של HybridOVAd (FLT:1) (החזית שלCISC + RISC הליבה) שמרו על X86 תחרותי, אך המערכת האקולוגית מתקדמת בהדרגה לכיוון RISC.
  • ארגונים חייבים להעריך את עלות ההגירה מול העלות של שמירה על תאימות מורשת.

ההשפעה של CISC על מערכות מורשת אינה רק פרט טכני - זה גורם אסטרטגי המשפיע על כל מה שמתכנן תקציבי למחזורי רענון חומרה. בעוד התעשייה נעה לעבר מחשוב הטרוגניות, השיעורים שנלמדו מאסטרטגיה תאימות של CISC יישארו רלוונטיים לשנים הבאות.

(ב) ויקרא (ב) בפרשת [[המאה ה-20]], [[1924]]]], [[1924]]]], [[1924]]]]]], [[1924]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]], [[1924]]]]]]