המונחים: Reconfigurable Logic and Quantum control

החיפוש אחר מחשבי הקוונטים המעשיים הכריחו את החוקרים לבחון מחדש כמעט כל שכבת ערימה של מחסנית האלקטרוניקה הקלאסית.בלב האתגר הזה הוא בעיה פשוטה להפליא: כיצד ליצור, לתאם ולדרג את האותות האנלוגיים השולטים בפיסות הקוונטיות עם הדיוק הנדרש למבצע לא-סובלני.

מעבדים קוונטיים פועלים בתחום האנלוגי, הדורשים דופקים בצורת בקפידה מיקרוגל או רדיו- ⁇ כדי לתמרן את מדינות ה-qubit. הדופקים האלה חייבים להגיע עם ג'ייטר תזמון תת-שנתי וקצבה בשלב לאורך עשרות או מאות ערוצים בו זמנית.מיקרומעבדים מסורתיים לא יכולים לעמוד במגבלות התזמון הללו בשל הפעלת מערכת הפעלה מעל הראש והפרעה של יחידות עיבוד גרפיטי, תוך יכולת מקבילה מסיבית, להציג את הגישה המשתנים עם יכולת לאבחון נמוך של מערכת הפעלה של מערכת הפעלה של תפקוד לקויה, אשר מאפשרת יכולת לקבוע את רמת תפקוד לקויה של מערכת הפעלה של מערכת הפעלה מחדש של מערכת הפעלה של מערכת הפעלה של מערכת הפעלה של מערכת הפעלה של מערכת הפעלה של מערכת הפעלה של תפקוד יתר של תפקוד יתר של תפקוד יתר של תפקוד יתר של מערכת הפעלה.

היחסים בין FPGAs לבין מחשוב קוונטי עמיקו במהירות במהלך העשור האחרון. ניסויים מוקדמים השתמשו FPGAs בעיקר כנרטורים גלפורים שרירותיים.היום, הם משמשים כפלטפורמות בקרה מלאות-שלקו שמעצבות דופק, משוב בזמן אמת, שגיאות קידוד, ותקשורת עם מערכות מארחות קלאסיות.

הבנת שער שדה-Programmable Gate Arrays

[] שער ארגמן הוא מעגל משולב אשר ניתן לתקן את ההיגיון הפנימי שלו לאחר הייצור על ידי טעינה של bitstream תצורה.בניגוד מיקרומעבדים המבצעים הוראות באופן שווה, FPGAs ליישם מעגלים דיגיטליים ישירות בחומרה, המאפשר הפעלה מקבילה מסיבית ותזמון קביעתי באופן יעיל על ידי מעבדי זיכרון מתקדמים (Ricials) כולל בלוקים FPGA מורכבים מ-reperatives-pfcup-pflyx ו-pflypfreflyp:

בעוד ASIC ידרוש מחזור עיצוב של מיליוני דולרים וחודשים של ייצור כדי לשנות את הפונקציה, מכשיר FPGA יכול להיות מעודכן בתוך דקות על ידי טעינה של bitstream חדש. agility הופך FPGAs מתאים באופן יוצא דופן לסביבות מחקר כמו מחשוב קוונטי, שבו רצפי הבקרה האופטימליים, תוכניות תיקון שגיאות, ואלגוריתמים לקרוא עדיין להיות מעודנים, כי FPGA הוא קומבינציה מדויקת של מאות תזמון נמוך, באופן בו זמנית, יכול להיות מסוגל לנהל שבב נמוך של תזמון נמוך של תזמון נמוך יותר, או נמוך יותר, 000 תזמון של תזמון נמוך יותר, 000 מקבילהמין, 000.

האדריכלות הפנימית של FPGA בנויה סביב ים של בלוקים לוגיים configurable המכיל שולחנות מבט וטבלאות קצה. בלוקים אלה יכולים ליישם כל פונקציה לוגית משולבת או רצף של לוגיקה לוגיקה סביבם, בלוקים מיוחדים כמו DSP פרוסות להתמודד עם פעילות סיכות מצטברת עם יעילות גבוהה, בעוד RAM מספק אחסון שבב עם גישה חד פעמי.

FPGAs גם משלבת תת-מערכות מעבד קשיחות, כגון Arm Cortex ליבות, אשר לרוץ לינוקס מוטב עבור משימות תזמורת ברמה גבוהה יותר בעוד לוגיקה ניתנת לתוכנה מטפל עיבוד אותות בזמן אמת.אדריכלות הטרוגנית הזאת מאפשרת שבב אחד לנהל את הדור הדופק קריטי התזמון בחומרה ואת הפקודות ו calibration ⁇ בתוכנות, צמצום הצורך עבור יחידות מיקרו-בקר נפרדות ופשט את מערכת הבקרה.

תפקיד FPGAs במערכות בקרת הקוונטים

במערכת בקרה קוונטית טיפוסית, FPGA מתפקדת כמו המוח בזמן אמת המתורגמת הוראות ברמת השער מופשטת לתוך גלימות גלימות זמן בדיוק.זרימת העבודה מתחילה עם מברק קוונטי המשמיד אלגוריתם לתוך רצף של אותות חד-פעמיים ושניים-קוביטים.שערים אלה מתוארים על ידי פרמטרים כגון זוויות, תדרים, וצורות הדופק.

הפיכה הדוקה זו של הדור הגלום ורכישה של מכשיר חד-משמעי מאפשר לחוקרים להתנסות עם תוכניות שער חדשניות ואסטרטגיות של הפחתת שגיאות ללא צורך לנסח מחדש חומרה אישית.אם טכניקה חדשה בעיצוב הדופק דורש פורמט מודולציה שונה או משוב מהיר יותר, bitstream FPGA יכול להיות מעודכן, לעתים קרובות ללא שינוי החומרה הפיזית בכלל.

מערכת בקרה מבוססת FPGA כוללת בדרך כלל שלושה בלוקים פונקציונליים עיקריים: רצף הדופק, יחידת עיבוד אותות, ואת מודול התקשורת.רצף הדופק יוצר את רשימת זמן של גלפורים עם סמנים תזמון מדויק. יחידת עיבוד האות מבצע הדגמה בזמן אמת וסינון על אותות כדי לחלץ מידע מצב תוך דחיית רעש.

רצף הדופק ראוי לתשומת לב מיוחדת מכיוון שהוא מגדיר את המהירות והגמישות של ערימה הבקרה כולה. רצף מודרני להשתמש מכונות מצב שיכול לקפוץ בין רצפי הדופק המבוססים על תוצאות מדידה, המאפשר לוגיקה מותנית ברמת החומרה.יכולות זו מאפשרות למערכת ליישם רצפי שער הסתגלות שבהם הפעולה הבאה תלויה בתוצאות המדידה הקודמת, כל זאת מבלי להשאיר את הבד ה-FPGA.

היתרונות האדריכליים של טבלאות קוונטיות

ההחלטה להשתמש ב- FPGAs במערכות בקרה קוונטיות נובעת ממספר תכונות אדריכליות המיישרות עם הדרישות המחמירות של מניפולציות qubit. כל אחד מהנכסים הללו מתייחס לאתגר ספציפי בערימה של בקרת הקוונטים, ויחד הם עושים FPG כפלטפורמה המעשית היחידה לדרג מערכות קוונטיות מעבר לשלב הוכחת-התפיסה.

הוצאה להורג נמוכה-לא-לקט

מעבדי שרת קונבנציונאליים נאבקים לענות על מגבלות בזמן אמת של שליטה קוונטית כי הפעלה מערכת Jitter, הפרעה טיפול, ורטיבות זיכרון מציג עיכובים בלתי צפויים.יחידות עיבוד גרפי, בעוד מקבילה עצומה, הם אופטימיזציה עבור דרךput ולא לקבוע מחזורים נמוכים של תפוקה נאותה אפילו תפוקה גבוהה.FPGAs, לעומת זאת, יכול לייעל משימות עם קביעת שעון, כאשר מגיעה מדידה חשובה של זמן קצר לאחר מכן, הוא מסוגל ליישם תגובה מיקרו-עקבית של שבב קבוע, הוא גם עבור שבב קבוע של זמן רב.

מקבילות מסיבית ל- Multi-Channel Operation

אלקטרוניקה הבקרה חייבת להתמודד עם מספר רב של qubits בו זמנית, כל אחד הדורש סט משלו של גלפורות. עבור מערכת 100-qubit, כלומר לייצר עד 200 או יותר ערוצי אנלוגיים, עבור כונן וקריאה, עם קוהרנטיות בשלב על פני כל הערוצים.FPGAs להצטיין כאן כי הארכיטקטורה המקבילה שלהם מאפשר לכל ערוץ יש צינורות לוגיקה ייעודי שלה.

אינטגרציה וצמצום מורכבות המערכת

FPGA יחיד יכול להחליף rack שלם של אלקטרוניקה דיסקרטית.על שבבים קשיחים עבור מעבדים, בקרי זיכרון, ו transceivers במהירות גבוהה לאפשר FPGA כדי לאחד פונקציות שאחרת ידרוש מספר שבבים נפרדים.אינטגרציה זו מפחיתה את שטח הלוח, צריכת החשמל, ומספר הקישורים הבין-אישיים שיכולים להציג רעש או נקודות כישלונות.עבור מערכות קוונטיות כי חייב לפעול בטמפרטורות מחוסנות בתוך המקרר או מחוספסת, כי הוא חייב להפחית את המקררים, כי הוא מצמצם את המקררים וחמצן הזה.

עיבוד בזמן אמת ו- Active Qubit Stabilization

אחת המשימות הקריטיות ביותר ש-FPGAs מטפל היא תיקון qubit ושגיאה.לאחר qubit נמדד, המדינה קורסת, ובאדריכלות רבות יש להחזיר באופן פעיל למצב קרקע ידוע לפני הניתוח הבא. An FPGA יכול לנתח את התוצאה המדידה בתוך כמה מאות ננו-שניות, להחליט אם הדופק אינו נחוץ, ולספק את כל זה בתוך חלון חד-משמעי זה לעתים קרובות מופעלת של פעולות חד-צדדיות, כגון משוב חיוני.

מעבר לאפסת ה-qubit האישית, FPGAs גם מפעילה שגרות קליברציה רצופות.לדוגמה, הם יכולים ליישם אותות קטנים מתאמת כדי לזהות סחף בתדרים אדטור או עלייה מגברית באופן אוטומטי להתאים את הדופקים הבאים כדי לפצות.מיישם את הלולאות האלה בחומרה ולא בתוכנה מבטלת את הסבב התקשורת ל- CPU מארח, להפחית באופן דרמטי את הגמישות ומאפשר תיקונים בזמן ניתוח מדויק של לוחות זמנים אלה, ללא יכולת הפעלה של חומרת.

תיקון שגיאות קוד פני השטח, כל קידוד נתונים חייב להיות נמדד שוב ושוב ואת התוצאות מעובדות כדי לזהות ולתקן שגיאות מעבדים.זה דורש שלב החילוץ של תסמונת עקב אלגוריתם decoding המזהה את מיקומים השגיאה הסבירים ביותר. FPGAs יכול ליישם decoders כגון קודים במשקל מינימלי של התאמה מושלמת לאלגוריתם או קידוד של האיחוד ישירות בחומרה, השגת קידוד של כמה מיקרו-שניות זה הוא רק הזמן ה-קוגניבהקטיבי של קידוד מבוסס על ידי קידוד.

FPGAs גם מאפשר קריאה בזמן אמת מספרxing, שבו ערוץ ADC יחיד ללכוד אותות ממספר נקודות על ידי הקצאת כל qubit תדר ייחודי. FPGA מבצע דיגיטציה דיגיטלית כדי להפריד את הערוצים, ולאחר מכן חל מסננים מתאימים כדי לחלץ את המדינה של כל qubit במקביל.טכניקה זו מפחיתה באופן דרמטי את מספר הכבלים ו- ADCs הדרושים עבור מערכות גדולות, לאחר מכן ניתן להחליף אותם מחדש כמו גם למעבדות.

פרוטוקול תקשורת מהיר

חיבור מקרר מלא של נקודות לאלקטרוניקה בקרת חדרים דורש קישורים נתונים אמינים, גבוה פסווינטים. בעוד שסטנדרטים כמו Ethernet ו- PCIe משמשים נרחב, מעבדות קוונטיות רבות לפתח פרוטוקולים סידוריים מותאמים אישית הממזערים את צפיפות הפנים ומקסימום של ערוץ FPGAs מצטיינים כאן כי הם מאפשרים למהנדסים לעצב בדיוק את השכבה ואת מבנה ה- framing הדרושים, בין אם זה הוא 64bplexs ל-Fxybstams.

FPGAs גם לפשט את השילוב של מכשירים מרובים ספקים. A יחיד Xilinx Zynq UltraScale + או Intel Agilex יכול לגשר מודולים קדמית קונבנציונאלי, מחוץ ל- Shelf אנרג'רים באמצעות ממשק JESD204B / C, ו- Ethernet סטנדרטי או InfiniBand backhaul למערכת המארחת, תוך שמירה על סינכרוניזציה הדוקה על פני ערוצים זה כדי לחזק את הפלטפורמה מספר אחת, תוך כדי מצופה בתוך פלטפורמה אחת, מקבציית, ולהפחית את המורכבות של מערכת מספר , ולהפחית את המורכבות של מספר , תוך כדי מצופה .

אתגר תקשורת חשוב נוסף הוא להפיץ שעון משותף על פני ערוצי בקרה רבים עם JitteroII Jitter. FPGAs יכול לפעול כתאים שעונים על ידי יישום מעגלי התאמות שלב המנעול כל המשקפיים למקור ההתייחסות.עבור סינכרוניזציה גלובלית על פני לוחות מרובים, פרוטוקולי שקיפות דטרמיוניים מעודכנים כגון White Rabbit ניתן ליישם על FPGA לוגיקה, להבטיח כי כל הערוצים במערך גדול של הסתברות שנייה נשאר כמה ק"מ פתוח של חלקיקים, בתחילה, אשר פותחו של חלקיקים, בעיקר על ידי קבוצות דיוק, כמו ברקיעקומיים.

תקני JESD204B ו- JESD204C ראויים לציון מיוחד מכיוון שהם הפכו לממשקים הדומיננטיים עבור ADCs במהירות גבוהה ו- DACs במערכות בקרה קוונטיות.תקנים אלה מספקים שקיפות ⁇ ⁇ , פיזור נתיב, וחלוקת שעון בנוי, אשר כולם חיוניים לשמירה על קוהרנטיות בשלב על פני ערוצי המרת מרובים.PGAs עם קשה JESDB / C יכול להמיר ישירות עם ממשקי נתונים מקבילה 10.

אתגרים הנדסיים ומייגים

למרות נקודות ה-PC שלהם, FPGAs מציג את מערך ההנדס שלהם כאשר הם חלים על ממשקים קוונטיים. הראשון הוא פיזור כוח: FPGA מודרני יכול לצרוך עשרות וואט, אשר מציב בעיה כאשר הצבת אלקטרוניקה בתוך סביבה Cryogenic.גם כאשר מופעלת בטמפרטורת החדר, פירוק חום חייב להיות מנוהל כדי למנוע ⁇ תרמי המשפיע על מעגלים רגישים ממוקמים אוויריים, קירור אווירי.

הפיכה רעש היא דאגה נוספת.פעילות המעבר הדיגיטלי בתוך FPGA יכול להזריק גוונים מעוררים לתוך אספקת החשמל והסביבה האלקטרומגנטית, שעלולה להידלף לתוך קווי בקרת qubit הרגישים והמדידה. מהנדסים מעסיקים פריסות לוח זהירים עם מטוסים אנלוגיים ודיגיטליים נפרדים, מגן, ניטור מתח ליניארי, והפצת טכניקות שעון לצמצום ההשפעות האלה.

אתגרים חלוקת השעון מתעוררים גם כאשר הם מדרגים למאות ערוצים.רעש בשלב השעון באופן ישיר מתרגמים לשגיאות שער qubit. FPGAs חייב להיות מצויד עם מקורות שעון אולטרה-נמוך ולוח זהיר הדירקטוריון מתכווץ כדי לשמור על קוהרנטיות בכל הערוצים.חלק מהמערכות המתקדמות משתמשות על לולאות מתקדמות בשלב הדיגיטלי של FGA כדי לתקן באופן פעיל עבור טמפרטורה מושרה, להבטיח יציבות ארוכת טווח על פני השעון.

יושרה של נתונים רב-גביט מציגה אתגר הנדסי נוסף.הסימנים המחברים את ה-FPGA ל- ADCs במהירות גבוהה ו- DACs חייבים להיות מאוימים ומתואמים את עצמם בתוך כמה מ"מ כדי לשמור על תזמון מול ערוצים. Board עם אובדן דיאלקטרי נמוך, כגון רוג'רס 400C או מגטר 6, נדרשים לעתים קרובות עבור פעילות גבוהה יותר יקר מאשר תהליכים סטנדרטיים, אך דורשים שיפור איכות.

מגמות מתפתחות: Cryo-FPGAs ו-Heterogeneous אינטגרציה

אחת מהגבול המרגש ביותר היא פיתוח של FPGAs בוהק שיכול לפעול בטמפרטורות של 4 kelvin או אפילו נמוך יותר.לצמצם את לוגיקה השליטה בתוך המקרר דילולציה מקצר באופן דרמטי את נתיב האות האנלוגי בין FPGA לבין ה-qubits, צמצום אטמורציה, רעש תרמי ומספר הכבלים הצעקניים היקרים, כגון: FCMOLs-Fragic, אך ורק לאחר ה-FOS-Fo-Fal מדגימה, הראתה CMOLs: CMOCREFULOLS, CMOLGL, CMOCREFRICOS, CMOL, CMOL, CMOLS, CMOLS, CMOLS, CMOCREFbleOLS, CMOLS, CMOLS, CMOLICRICRICRICRICRICRICRICRICRICRICRICR, לאחר CMOLICRICOS, הפחתת CMOS, CMOS, CMOS, , , CMOS, , CM

כאשר סטנדרטי FPGAs הם קרירים ל 4K, המאפיינים הטרנסיסטורים שלהם משמרת.מתחים רפיחים ושינויים ניידות המוביל, הדורשים את מודל התזמון להיות מחוסנים.ניתוח תזמון סטטי בטמפרטורות Cryogenic חייב לקחת בחשבון עבור שינויים אלה, ומהנדסים חייבים להשאיר שולי מספיק כדי להבטיח ניתוח אמין.למרות האתגרים האלה, כמה מעבדות השתמשו בהצלחה FPGAs בטמפרטורות Cryogenic עבור quogenic, הם יכולים להפעיל את הביצועים שלה, כלומר, החל מקודמת KFPGA, הם יכולים להפעיל את הביצועים שלה, כדי להפעיל את זה מכבר, כדי להפעיל את הביצועים שלה, כולל CFPR.

מגמה נוספת היא השימוש באינטגרציה 3D heterogeneous שבו FPGA למות מחסנים עם זיכרון, שבבי חזית אנלוגי, ואפילו מעבד קוונטי למות באותה החבילה באמצעות silicon באמצעות הרחבות. זה מקטין אורך חיבור, משפר את השלמות האות, ומאפשר אריזות צפופות יותר.

פוטוניקה של הסיליקון מייצגת גבול נוסף לאינטגרציה.על ידי שיתוף פעולה עם פסים אופטיים, מערכות קוונטיות עתידיות יכולות להחליף נתונים בקרה קלאסית ואף אותות קוונטיים על סיבים אופטיים עם נטייה נמוכה אולטרה סגול ורוחב רוחב פס גבוה. גישה זו תפחית את מספר הכבלים החשמליים הנכנסים לתוך ה- Cryostat ותאפשר סינכרוניזציה הדוקה יותר בין מעבדי הקוונטים מרוחקים.

יישום אמיתי בעולם ו Case Studies

יוזמות מחשוב קוונטיות גדולות כבר מסתמכות על FPGAs בלב ערמות הבקרה שלהם.FLT:0Rigetti ComputingFLT:1 משתמשת אדריכלות בקרת מודולרית מבוססת FPGA כדי לתזזז את המעבדים המוליכים על-ידי המעבדים שלה, תוך מינוף יכולת השכפול במהירות של FPFGFtstate על נהלי קירור.

מסגרת ה-Chiskit Pulse של IBM חושפת את השליטה הבסיסית ברמת הדופק, אשר בפלטפורמות ניסיוניות רבות מיושמת ישירות על חומרה FPGA כדי להשיג את ההחלטה התזמון הנדרשת.המסגרת מאפשרת לחוקרים לתכנן דופקים ברמת מחזורי השעון האישיים, וכלים המנפיקים מתרגמים לוחות הזמנים האלה לתוך FPGA תצורה נתונים. IBM פרסמה תיאורים מפורטים של אלקטרוניקה הבקרה שלה, אשר משתמשים ב-Sixlin FAsstoxAss עבור גל מדויק עבור קודמות סטנדרטיות סטנדרטיות עבור קודמות סטנדרטיות סטנדרטיות עבור , וקודמות סטנדרטיות סטנדרטיות המיועדות של החברה.

באקדמיה, קבוצות ב TU Delft ו ETH ציריך פרסמו עיצובים שבהם דירקטוריון פיתוח FPGA מוליכים ספין qubits במרכזי סיליקון וחנקן-vacancy ביהלומים, המדגים את הגמישות של הגישה על פני qubit Modalities. קבוצת Delft, בפרט, עשתה את קושחית ה-FPGA וערימות התוכנה הזמינות כפרויקטים פתוחים, המאפשרים אחרים כדי לשכפלק את התוצאות ללא התחלה של משימות.

קהילת הקוד הפתוח יצרה גם מסגרות כגון FLT:0 (ARTIQFelo:1 ו-FLT:2PyRPLFLT 3) אשר מאיצה את פיתוח השליטה הקוונטי מבוסס FPGA. ARTIQ, שפותחה על ידי M-Labs ונפתחת במוסדות ברחבי העולם, מספקת סביבת תכנות פייתון ברמה גבוהה המפיצה רצף ל-FPGA נמוך יותר, ולא מאפשרת ל-Squaremecuptexametexeration-Feration-F.

מעבד Sycamore של גוגל, אשר השיג עליונות קוונטית בשנת 2019, השתמש אלקטרוניקה מבוססת FPGA כדי ליצור את הדופקים המדויקים מיקרוגל הדרושים עבור שערי הנאמנות הגבוהה שלה.המערכת המשולבת מספר רב של לוחות FPGA המסונכרנים באמצעות רשת משותפת של חלוקת שעונים, עם כל לוח טיפול תת-קבוצה של qubits.

לאחרונה, חוקרים באוניברסיטת דלפט לטכנולוגיה הראו בקר מבוסס FPGA עבור קוד משטח 7 סיביות המסוגל לבצע שגיאות בזמן אמת פענוח עם היטלים מתחת 100 ns, באמצעות שיlinx Kintex-7 FPGA. הניסוי הזה הראה כי קידוד מבוסס חומרה יכול לשמור על קצב עם זמני המדידה הדרושים עבור חישוב הקוונטים, תוך התייחסות למפתח של יכולת הפחתת השגיאה.

(FLT:0)IBM QuantumFLT:1 ממשיך להשקיע בתשתיות שליטה מבוססות FPGA עבור צי המעבדים הגדל של הקוונטים.מפת הדרכים של החברה כוללת תוכניות עבור אלקטרוניקה מודולרית, דרוגנית שיכולה לתמוך במעבדים עם אלפי נקודות, ו- FPGAs הם מרכזיים בארכיטקטורה זו.

הדרך קדימה לשליטה קוונטית מבוססת FPGA

כמו מעבדי קוונטים בקנה מידה אל אבן הדרך של מיליון נקודות דרך, התפקיד של FPGAs יתפתח.דורות עתידיים של FPGAs סביר לשלב מנועי AI ויחידות מריצה קשיחות המסוגלות לבצע decoders מבוססי מכונה ללמידה על ידי מחשב לתיקון שגיאות קוונטי על שבב.המהלך לעבר שבבים ו-2.5D אריזה יאפשר שילוב הדוק יותר בין מרקד, זיכרונות מהירים וחילופים בתוך פרוטוקול סטנדרטיים, שכבר נמצאים תחת פיקוח על סוללות סטנדרטיים סטנדרטיים.

הפיתוח של פלטפורמות FPGA ספציפיות לתחום עבור בקרת קוונטית מייצג הזדמנות משמעותית עבור תעשיית המוליכים למחצה.בדיוק כמו FPGAs התפתח לתמוך תקשורת אלחוטית עם בלוקים DSP מיוחדים וממשקים רדיו- ⁇ , FPGAs בעתיד המיועד במיוחד עבור שליטה קוונטית יכול לכלול רצף הדופק קשיח, שגיאות ייעודיות דה-קולינג מנועי, ורשתות אותות משולבים מיקרוגל ספציפיים יישום אלה FPG להציע ביצועים גבוהים יותר ולהפחית כוח עלות נמוכה יותר מאשר סוללות כוח קוונטית של צריכת שטח זה עשוי להיות מופחתת.

שיתוף פעולה בין יצרני FPGA, מעצבי חומרה קוונטיים, ומומחים בוכים יישארו חיוניים.מפת דרכים משותפת נדרשים לייצר מכשירים המאופיינת במבצע זמני נמוך, לתמוך בשיעורי הנתונים הנדרשים, וכוללים ממשקים ילידים עבור מעגלי התניה הייחודיים של מעבדי הקוונטים.התנומנט הגדל מאחורי Cryo-CMOS וזמינות הגוברת של התפתחות FPGA סבירים, ביצועים גבוהים מציעים בין ערכות FGA רק לפני PGum.

מערכת המערכת האקולוגית של התוכנה סביב בקרת הקוונטים מבוססת FPGA היא גם ממצמצמת במהירות.כלים סינתזה ברמה גבוהה כי להרכיב Python או C++ קוד ישירות ללוגיקה FPGA הופכים להיות יותר מסוגלים, צמצום הצורך במהנדסי חומרה לכתוב קוד ברמת ההעברה ברמת הרישום ב VHDL או Verilog. כלים אלה מאפשרים לחוקרים קוונטיים להתנסות עם אלגוריתמים חדשים ללא מומחיות FPGA עמוקה, accelertize של מסגרת משותפת של אותה מסגרת זמן, ממשיכה לייצר את התקני בקרה משותפת.

באמצעות תערובת ייחודית של מהירות, מקבילות והתאמה, FPGAs הפכו הכרחי לדור הנוכחי של מערכות קוונטיות. הם מעצימים את החוקרים לדחוס את לולאת משוב, לחקור פרדיגמות שליטה חדשניות, ולהגדיל את הניסויים שלהם מבלי לחכות לסיליקון מותאם אישית. כמו תעשיית הקוונטים בוגר מ קומץ של מכונות הוכחה-of-of-of-of-of-of-of-תפיסה כדי לתקן מערכות מסחריות, ה-FPGA תישאר בממשק ו-החליפאטמימין, שבו הממשק הקוונטי נפגשים עם כל רגעיאטמימין, ושאיפות קלאסיות עם כל רגע, עם כל שעון קלאסי.