אדריכלות FPGA וההשראה לקראת מחשוב ספארי

שדה-Programmable Gate Array (FPGA) הוא מכשיר למחצה המוליכים למחצה אשר בד הלוגיקה הפנימי שלו יכול להיות reconfigified מבחינה חשמלית לאחר הייצור.בניגוד למעבד שמביא ולבצע הוראות quential, FPGA מאפשר למעצבים לבנות מעגלים דיגיטליים ייעודיים שפועלים עם יעילות מקבילה מקסימלית. גישה זו נקראת לעתים קרובות מחשוב מרחבית: במקום זמן שיתוף קבוע של יחידות ביצוע, FPGA מניח את הנתיב המלא של ניתוח נתונים, ומאפשרת עצמה.

FPGAs המודרנית מוטבעת על אבני תהליכים מתקדמות, עם משפחות רבות עכשיו באמצעות 7 nm (למשל, AMD Versal, Intel Agilex 7) או 16 nm (למשל, Xilinx Kintex UltraScale +) זה מכווץ גיאומטריה מפחית כוח סטטי, מגביר את צפיפות ההגיון, ומאפשר שילוב של תת-מערכות קשיחות שפעם נדרש שבבים חיצוניים.

המרכיבים של מרק FPGA

הליבה של FPGA הוא מערך של בלוקים לוגיים שניתן להגדרה (CLBs) כל אחד מהם מכיל את טבלאות מבט-Up (LUTs), ספין-flops, ומספרקסרים שיכולים ליישם כל פונקציה לוגיקה משולבת או שברירית או לוגיקה לוגיקה.Srounding לוגיקה זו הם ערוצים מתוכנתים כי להתחבר זה לזה ולקשה בלוקים כגון חסימה (Bericial), מעבדים מרובים, כלומר, שבבים חד-Dpable, כלומר, כלומר, כלומר, מעבדים מרובים, מעבדים חד-Ficial) או מעבדים אחרים, כלומר, כלומר, מעבדים (Dpicial) או מעבדים אחרים, כלומר, כלומר, כלומר, מעבדים מרובים, מעבדים חד-Frepicial (Dpcrecooked) או מעבדים אחרים, מעבדים (Dpable) או מעבדים, כלומר, כלומר, כגון מעבדים (DLCDLCDpable שבבים, כלומר, כלומר, מעבדים שונים, שבבים שונים, מעבדים, מעבדים שונים, מעבדים, מעבדים שונים, כלומר, כלומר, שבבים שונים, כלומר, מעבדים שונים, שבבים שונים, שבבים, שבבים שונים,

משפחות מודרניות מ- AMD (Versal, Zynq UltraScale+), אינטל (Agilex, Stratix 10), Lattice (Certus-NX, CrossLink-NX), ו- Microchip (PolarFire) דוחפות את האינטגרציה הזו עוד יותר, משלבת את הבד ה-FPGA הנדרש עם מנועי AICAP, מעבדי מחשבי ו-ARM או RISC-Vsystems.

השוואת FPGAs עם CPUs, GPUs, ASICs

כל מחשוב substrate תופסת עמדה ייחודית בספקטרום הגמישות של הביצועים. CPUs להצטיין לוגיקה שליטה מורכבת ועומס עבודה זניח אבל להיאבק עם משימות מקבילות מאוד, גבוה באמצעות חישובים לספק מקבילה מסיבית עבור פעולות ממטריקס צפופים וגרפיקה, בדרך כלל עלות צריכת חשמל גבוהה יותר ותזמון לא קבוע. ASICs מציעים את הביצועים הגבוהים ביותר עבור פונקציה קבועה אבל דורשים עלויות לא יקר (NRE)

FPGAs כובש קרקע בינונית משכנעת.צנרת אישית שלהם לספק עומסים ⁇ סטיים, ברמה מיקרו-שנית עבור הזרמת נתונים.יעילות האנרגיה שלהם לעתים קרובות עולה על כך של GPUs עבור הקצאה שווה ועומס עיבוד אותות דיגיטליים, במיוחד דיוק נמוך יותר (INT4, INT8) ומכיוון שהחומרה יכולה להיות מעודכנת בתחום באמצעות bitstream חדש, FPGAs מציע דרך אבולוציה ללא הסיכון של סיליקון, שבו הם עדיין קיימים כמה חודשים.

תפקיד FPGA ב Edge Computing

מערכות מחשוב Edge חייבות לעבד נתונים באופן מקומי כדי לעמוד במטרות של שקיפות, לנהל מגבלות רוחב פס, ולשמר פרטיות. An FPGA ממוקם ברשת היקפי יכול ממשק ישירות עם חיישנים, לבצע ניתוח נתונים בזמן אמת, ולבצע לוגיקה קבלת החלטות ללא תלות בענן מרוחק.זה הופך את FPG כמרכיב יסוד בתשתיות קצה מודרניות, ממכשירים ניידים אוטונומיים ועד מערכות בקרה תעשייתיות.

המונחים: Low-Latency Processing

מכונות אוטונומיות דורשות תזמון מכריע כדי לסגור לולאות בקרה בבטחה. רובוט במפעל שמסתמך על CPU להדרכה ראייה עשוי לחוות ג'יטר בלתי צפוי מתזמון מערכת הפעלה, עיבוד זיכרון, והפרעה טיפול. FPGA מיישמת צינור זמן קשה בזמן אמת: מצלמה נכנסת או נתוני LiDAR מעובד, רשת עצבית קלה עוברת בהקצאת, וסימנים שליטה נוצרים בתוך מחזור אותו זמן.

לדוגמה, רובוט איסוף ומיקום על חגורת העברה יכול להשתמש FPGA לנתח תמונה ברזולוציה גבוהה תחת מ"ט שנייה, לזהות פגמים, ולעורר מתווך - כל ללא שילוב מעבד מרכזי. רמה זו של דטרמיניזם חיונית ליישומים כגון זיהוי פגם מהיר, מכ"ם, שליטה מוטורית מסונכרנית.

איכות אנרגיה - Efficient Inference ב-חיישנים

מכשירים רבים קצה לפעול על כוח סוללה או במכלולים תרמיים. A GPU המסוגל לנהל רשת עצבית מודרנית יכול לצרוך 30-75 W, אשר אינו מעשי עבור חיישן שדה או מכשיר רפואי נייד. FPGAs מציעים גישה מאוזנת יותר. A Lattice iCE40 או Microchip PolarFire FPGA יכול להאיץ מודלים קטנים עד בינוני למידה תחת W, מה שהופך אותם מועמדים אידיאליים עבור פריסה.

בתרחיש תחזוקה חיזוי, חיישן רטט מצויד עם FPGA יכול לבצע ניתוח דומיין תדירות וזיהוי אנומלי באופן מקומי, משדר רק התראות ונתונים סיכום בענן.זה מפחית באופן דרסטי את עלויות כוח ואת עלויות נתונים סלולריות בהשוואה הזרמת גלפורות גולמיות כל כמה מילימטרים. בדומה, אולטרסאונד נייד יכול להשתמש FPGA כדי להיות מפילטר וסימנים בזמן אמת, המאפשר אבחון מרחוק ללא מיקום חיבור מרחוק.

חיישנים רב-פרוטוקוליים Fusion

מערכות קצה מודרניות מצטברות נתונים מסוגי חיישן מגוונים: מצלמות גלויות ואדום, LiDAR, מכ"ם, IMUs וחיישנים סביבתיים. FPGAs מצטיינים בפונה עם מקורות נפרדים אלה.המשונים שלהם יכולים להתמודד עם MIPI, LVDS, Ethernet ופרוטוקולים פיזיים אחרים באופן מקורי, בעוד הבדים הניתנים להגדרה מחדש מבצעים את הזמן של סינכרונל, pixel, לתאם ותיקון, לתאם.

רובוט נייד אוטונומי (AMR) עשוי למזג נקודות 3D LiDAR עם תמונות מצלמה סטריאו ו יחידת מדידה לא-פרטיבית. FPGA יכול להתאים כל זרם חיישן לשעון משותף, ליישם תיקון עדשות וסינון נקודה-ענן, ולאחר מכן להעביר חיישנים נקיים וסינכרון של נתונים למעבד AI ברמה גבוהה יותר.זה עיבוד מוקדם של עבודה משמעותית מן CPU או GPU, ואז להפחית את העלות החכם על גבי מערכת בריאות רב-מחדשנית.

צוק איתן ושורשים קשים של אמון

נקודות קצה פיזיקליות פגיעות להתקפות רשת והתקפות רשת. An FPGA יכול להטביע שורש חומרה של אמון ישירות לתוך לוגיקה התצורה שלה. bitstream המשמש כדי לתכנן את FPGA יכול להיות מוצפן ואותנטיות, להבטיח שרק קושחה מורשה פועל על המכשיר.בנוסף, מעצבים יכולים ליישם מאיצים קריפטוגרפיים מותאם אישית AES, E256, או SHA3 כי ללא הנטל הראשי.

ברשת סולרית מבוזרת, FPGA יכול לאמת חבילות פיקוד של מפעיל הרשת לפני המאפשרת שינוי לתפוקה כוח. אכיפה ברמת חומרה זו מונעת התקפות בקנה מידה גדול כי מטרות פרצות תוכנה, מתן עוגן אבטחה חזק עבור תשתיות קריטיות.FPGAs גם מאפשר פונקציות לא ניתנות להפרדה פיזית (PUs), אשר יוצרות טביעות אצבע ייחודיות עבור אימות tamable, תכונה הגנה תעשייתית יותר ויותר מבוקשת.

עיבוד נתונים דיסטרימטיבי עם FPGAs

במערכות מבוזרות בקנה מידה גדול, צוואר הבקבוק לעתים קרובות משתנה ממחזורים מותאמים לתנועת נתונים ותזמורת צינורות. FPGAs הם יותר ויותר פרוסים כמו מאיצים הניתנים לתוכנה שיושבים ישירות במסלול הנתונים, מסנן, משנים, ומגן על נתונים לפני שהוא מגיע לשרת היישום.

SmartNICs ו-In-Network Acceleration

SmartNIC בנוי סביב FPGA יכול להשבית פונקציות רשת כגון עיבוד TCP / IP, סיווג החבילה, וזרימה תזמון מן ה- CPU המארח. כאשר יישום דורש דרך קיצונית, ה-FPGA יכול ליישב פרוטוקולים יישומים כגון HTTP/2, קפקא, או gRPC בקצב, תמצית ועיבוד הודעות עם מהירויות מינימליות.

לדוגמה, AMD Alveo U25 SmartNIC יכול להתמודד עם נתיב הנתונים המלא עבור מזון מסחר פיננסי, parsing ערכות נתונים שוק, ביצוע ביצוע ביצוע התאמה, וקידום תוצאות למארח.זה מפחית את השקיפות מקצה לקצה על ידי microthers ו frees CPU עבור ניתוח ברמה גבוהה יותר. במרכזי נתונים בענן, האצה כזו מאפשרת לספקים יותר וירטואליים על ביצועי שרת יחיד או סטנדרטית עבור רמת זיכרון DCA5B2.

מסד נתונים ו- Query Acceleration

מערכות מסד נתונים Hyperscale מסתמכות על דחיפה מוקדמת, דחיסה ודיכאון כדי למזער את נפח הנתונים הנעים ברשת. FPGAs ממוקם ליד בקרי אחסון יכולים לבצע פעולות אלה ישירות על הנתונים כפי שהוא קורא מדיסק. Microsoft & #8217;s Project Catapult הראה כיצד FPGAs משולב לשרתי Azure יכול להאיץ את דירוג החיפוש של Bing, טיפול במיליארדים של שאילתות ליום תוך צמצום משקל של שלושה מעבדים ל- CPU בלבד.

A cloud Tenant יכול לפרוס עיצוב FPGA המבצע ביטוי קבוע תואם, JSON parsing, או SQL aggregation על נתוני הזרמת נתונים. על ידי צמצום המשימות האלה בחומרה, FPGA מפחית באופן דרמטי עומס CPU ומזרז שאילתות אנליטיות מורכבות, במיוחד עבור חצי מובנים או גבוה פילטרים של נתונים של פילטרים אחרים כמו FPGA זמן תגובה אינטראקטיבית של FPGA (heger) של תמיכה ב-R.

אחסון ו-NVMe Offload

ככל ש- NVMe אחסון משחות גדל, רוחב הפס של ממשק הופך לצוואר בקבוק ביצועים. FPGAs יכול ליישם בקרים אחסון אינטליגנטיים המבצעים קידוד, הצפנה, דחיסה, ובתוך כך גם כונן אחסון חישובי (CSD) משתמש ב- FPGA כדי להפעיל פונקציות מוגדרות ישירות על הנתונים בעוד שהוא עדיין במערך הפלאש, מחזיר רק תוצאות מצטברות למארח.

גישה זו היא בעלת ערך עבור מערכות אחסון אובייקטים כגון Ceph או Minio, שבו FPGA יכול להתמודד עם ניהול בלוק, שכפול נתונים, ובדיקות שלמות ללא צמיגים של רוחב פס זיכרון השרת.התוצאה היא שכבת אחסון חסכונית יותר ויעילה באנרגיה שהופכת שימוש טוב יותר ברשת זמינה ומשאבים תואמים.חברות כמו NGD Systems ו- Samsung הן כעת מרכזי משלוח עם לוגיקה מוטבעת, המאפשרים ללקוחות להטמיעו באופן ישיר את המכשיר.

מידע מאובטח ולמידה פדרנד

מערכות מבוזרות לעתים קרובות מעבדות נתונים רגישים על פני גבולות אמון מרובים. FPGAs יכול ליישם הצפנה מחוספס חומרה, פענוח, אימות במהירויות התואמים את ממשק הרשת.עיצובים מתקדמים יותר תומכים חלקית הצפנה הומומורפית חלקית (PHE) תוכניות, המאפשר חישובים חישובים פשוטים כגון תוספת או השוואה לביצוע נתונים מוצפנים ללא גילוי הטקסט המקורי.

בתרחיש למידה מוזן, FPGA קצה יכול להכשיר מודל מקומי על נתונים פרטיים ולהצפין את המשקלים המעודכנים לפני שליחתם לשרת המרכזי.זה שומר נתונים גולמיים מקומיים, להפחית את פני השטח החשיפה, ועדיין מאפשר שיפורים מודלים גלובליים של המודל הגלובלי של ה-FPGA עוזר גם לבדוק עמידה במדיניות ניהול נתונים, כי התנהגות החומרה היא לגמרי מפורטת וניתן ליישומים רפואיים, מודל דנטלי לא יכול לשתף רק עם נתונים אישיים, אלא הדמיה מקומית, רק עם טיפול תרופתי, לא יכול להיות בעל מערכת מידע דיפרטיבי, אלא עם טיפול תרופתי, דיפרטיבי, רק עם טיפול תרופתי, דיסלקטיבי, דיפרטיבי, דיסלקטיבי, לא יכול להיות בעל מערכת דיפרטיבי, לא יכול להיות בעל מערכת מידע דיפרטיבי, רק עם טיפול תרופתי, דיסלקטיבי, רק עם טיפול תרופתי, דיפרטיבי, דיפרטיבי, דיסלקטיבי, דיסלקטיבי, דיפרטיבי, דיפרטיבי, לא יכול להיות בעל מערכת דיפרטיבי, דיפרטיבי, עם טיפול תרופתי, דיסלקטיבי, דיפרטיבי, טיפול תרופתי, לא יכול להיות בעל מערכת דיפרטיבי, רק עם מערכת דיפרטיבי, לא יכול להיות בעל מערכת דיפרטיבי, רק עם מערכת דיפרטיבית עם

המונחים: FPGA Programming Complexity

פיתוח FPGA מסורתי דרש מומחיות עמוקה בשפות תיאור חומרה (HDLs) כגון VHDL או Verilog, אשר מודלים מעגלים ברמת הרישום-העברה. עקומת למידה תלולה זו מוגבלת אימוץ בין מהנדסי תוכנה.ההההה של High-Level Synthesis (HLS) כלים עיצבו מחדש את הנוף הזה. AMD Vitis, אחתAPI, ו- Opensources מאפשרות כעת לקוד פתוח לכותב קוד פתוח ל-CGA, CFP, CGA, ל- CFP או CFP ישירות ל- CFP.

High-Level Synthesis ו- OpenCL

כלים HLS לנתח קוד ברמה גבוהה ואת השלבים צינור חומרה, בקרה לוגיקה, ממשקי זיכרון. בעוד אופטימיזציה ידנית של אריזה נתונים, לולאה צינורות, וחלוקה זיכרון עדיין הכרחי עבור ביצועים שיא, HLS מקצר באופן דרמטי מחזורי פיתוח והופך FPGA נגיש לקהל רחב יותר.לדוגמה, מהנדס עיבוד אותות יכול להיות אבטיפוס של DM Demodulator ב ++ ו-x זה עבור מכשיר מינימלי של AMD C.

פרויקטים כמו ה-S XLS של גוגל (Accelerated LS) והקוד הפתוח CIRCT (Circuit IRטרנספורמציות) דוחפים לעבר מערכים ספציפיים דומיין שיכולים לכוון FPGAs ישירות משפות ברמה גבוהה כגון DSLs ללמידה מכונה. כלים אלה משתלבים עם בקרת גרסאות סטנדרטיות צינורות אינטגרציה רציף, המאפשרים לצוותים לטפל בקוד FPGA כחלק מתוכנה רגילה שלהם.

קוד פתוח-Source

מערכת האקולוגית בקוד פתוח התבגרה באופן משמעותי. פרויקטים כמו Symbiflow, שנבנה על Yosys (סינתזה לוגית) ו- VPR (מיקום ו- Path), מאפשרים למפתחים לכוון מגוון של FPGAs באמצעות זרמי כלים סטנדרטיים. Symbiflow תומך הן בייצוגים קלאסיים HDL והן בייצוגים מתקדמים כמו LLVM IR, ובכך לפלס את הדרך עבור מפלסים שהמטרה FPG AS היא ישירות משפות ספציפיות.

במקביל, זרמי עבודה כגון PYNQ (Python for Zynq) מאפשרים למדענים נתונים לתקשר עם מאיצים FPGA באמצעות מחברות Jupyter.Pre-נבנה יתר על פניות עבור FFTs, matrix multiplication, ורשת עצבית inference ניתן לטעון דינמי, להפוך את SoC לרישיון חינוכי בעל ביצועים גבוהים כי מתאים ל-FithonFalrationiFretcupycupyto-Fer:

מגמות מתפתחות ואסונות עתידיים

שילוב heterogeneous ו- Chiplet Architectures

ההאטה של מור & #8217; חוק דחק FPGA ספקים לעבר עיצובים מבוססי שבב. טכניקות אריזה מתקדמות כגון 2.5D interposers ו 3D ערימה של סיליקון מת בד לוגיקה, מנועי AI, זיכרון גבוה פסוויד, ו בלוקים ברשת כדי להשתלב לתוך חבילה אחת.

אינטגרציה צ'יפלט מפחיתה את הסיכון בייצור, משפרת את התשואה, ומאפשרת ערבוב של אבני תהליכים.המרקם FPGA ניתן לבנות על צומת בוגר, עלות-תועלת בעוד המרכיבים הקריטיים ביותר, כגון AI עשרות מנועי וסרדס טרנזברס, להשתמש במגמות מתקדמות של נתונים מתקדמים.אדריכלות זו תעשה גבוה FPG ככל נגיש וזמין יותר עבור קובצי Cookie של 5, כדי להתאים את התכונות של שבבים מתאימים ל- AMD.

RISC-V ו- Open Processor Ecosystems

העלייה של RISC-V כאדריכלות פתוחה להגדיר תואמים באופן טבעי עם FPGA reconconfigurability. מעצבים יכולים מיידית את רדאר-core RISC-V מעבדים ישירות במרקם FPGA, יצירת מותאם אישית SoCs עם בדיוק המספר הנכון של ליבות, גדלים מטמון, וממשקים של מעבדים משותפים.זה הוא בעל ערך במיוחד בפריסה שבה לא מצדיק דרישות ספציפיות מדי עבור הסחורות.

Microchip ’s PolarFire SoC משלב מעבד יישומי RISC-V קשיח עם בד FPGA , המספק פלטפורמה אידיאלית עבור יישומים תעשייתיים והגנה הדורשים זמינות ארוכת טווח וקביעת זמן אמיתי. כמו RISC-V הבוגר, FPGA-V מבוססי SoCs יהפכו אפילו יותר תחרותי עם מיקרו-בקר מסורתיות ופתרונות פתוחים כמו מפתחי תיבות של Vexi יכול להיות פתוח באופן חופשי, כדי לפתוח באופן חופשי, כדי לפתוח סוללות מיידי.

FPGA-as-a-Service and Cloud-Native Orchestration

ספקי ענן ציבוריים כמו אמזון (EC2 F1), עליבאבא, וביאדו מציעים כעת מקרים FPGA שניתן לספק תוך דקות. מודל זה FPGA-as-a-Service (FaaS) מבטל עלויות חומרה מתקדמות ומאפשר למפתחים להתנסות עם מאיצים מתקדמים ללא השקעה הון.מעצבים יכולים להעלות את קוד ה-RTL שלהם או HLS, מיידי שוק שנבנה מראש, או להשתמש בתמונות פיננסיות, למידה עמוקה.

פלטפורמות תזמורת המכילות כגון Kubernetes מורחבות עם תוספי מכשירים עבור FPGAs. זה מאפשר מנהלי אשכול לטפל FPGAs כמו משאבים schedulable, להקצות דינאמיטורים ל Spark, Flink, או Ray Workloads.היכולת לשלב את FPGAs חם swapstreams וחלוק FPGA בין הדיירים מביא ענן לביצועים גבוהים כגון: F3F1 ל-F3 יחידות פיתוח מאוחדות עם שירותי פיתוח מאוחדות.

ניווט אתגרים

למרות יתרונות ברורים, פריסת FPGAs בסביבות הייצור מציגה מספר אתגרים הנדסיים שיש לטפל בהם.העלות הענישה של FPGA היא בדרך כלל גבוהה יותר מאשר מיקרובקר דומה או CPU נמוך למשימות פשוטות.ב כרכים גבוהים, ASICs קבוע או ASICs מובנה עשוי להיות יותר כלכלי, אבל הם להקריב את הגמישות להסתגל לאחר פריסה.

יושרה כוח ושלמות אות הם קריטיים בעיצובים מהירים FPGA. לוגיקה מעבר דחוס יכול ליצור זרמים גדולים, הדורשים ניתוק זהיר ופריסת לוח. ⁇ במהירות גבוהה עבור PCIe Gen4/5, 25G Ethernet, או DDR דורש שליטה קפדנית ומומחיות הפריסה כי הולך מעבר עיצוב PCB טיפוסי.

לבסוף, בריכת ההנדסה עבור עיצוב FPGA יעיל, גם עם כלים HLS, הוא קטן יותר מאשר פיתוח תוכנה למטרות כלליות.אימון צוותים פנימיים והשקעה בסימולציות חזקות ואימות הם הכרחיים כדי להימנע מערכים יקרים.עם זאת, שכן שרשראות כלים ממשיכות להתבגר ופתיחות קוד פתוח חלופות להפחית את המחסום לכניסת, אלה משחתות מתמעטות בהתמדה.

עבור מפתחים חדשים לפיתוח FPGA, החל עם דוגמאות מוספק ולוחיות קוד פתוח כגון Digilent Arty או Lattice iCE40UP5K יכול לספק בסיס מעשי. קהילות מקוונות ומדריכים גדלו באופן משמעותי, מה שהופך את זה קל יותר למצוא עזרה עבור מלכודות נפוצות כמו סגירת תזמון וממשק זיכרון.

מסקנה: FPGAs as Foundational Infrastructure

FPGAs התפתחה מלוגיקה פרוטוטופינג ודבק לתוך אבני בניין חיוניות עבור מחשוב מודרני ומפיץ. השילוב הייחודי שלהם של מקבילות ברמת חומרה, שקיפות ⁇ יסטית, וכושר תצורה שדה מתייחס לדרישות הדוחקות ביותר של היום & #8217; יישומים רגישים נתונים: שקיפות נמוכה, יעילות גבוהה, ויכולת להתאים לתקני עבודה מתפתחים.

בקצה, FPGAs מאפשר היתוך בזמן אמת חיישן, יעילות אנרגיה חסכונית הקצוץ, ואבטחה מבוססת חומרה.ב בדים נתונים מבוזרים, הם מאיצים רשתות, אחסון ועיבוד השאילתה עם תואר של גמישות כי ASICs קבוע לא יכול להתאים. Aslet אינטגרציה מעמיק, כלי תכנות מתקדמים, וענן מבוסס FPGA הצעות proLiferate, התפקיד של אלה תצורה מחדש לא יכול להמשיך פלטפורמה מאובטחת, אבל הם רק כדי להבטיח סוללות.

(ב) עיין ב[[1924]] ב[[1924]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]], [[1924]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]] ו[[1924]]