שחר המיקרו-מעבדים: המהפכה של שנות ה-70

בתחילת שנות ה-70 סימנו שינוי סיסמי במחשוב לפני המיקרו-מעבד, מחשבים נשענים על מחסנים דיסקרטיים ועיגולים אינטגרציה בקנה מידה קטן, ממלאים חדרים שלמים.המצאה של המיקרו-מעבד הבודדים הקימה את יחידת העיבוד המרכזית (CPU) על פיסת סיליקון, מה שהופך מחשבים זולים, קומפקטיים, נגישים, וזמין.

בשנת 1974 פרסמה אינטל את הפילוסופיה של אלטאייר 8800 (80Firved:1), מעבד 8 סיביות אשר הפעיל מיקרו-מחשבים מוקדמים כמו אלטאייר 8800.עם 6,000 טרנזיסטורים ומהירות שעון של 2 מ"חמוצ"ל, 8080 יכול לטפל בממשק 64 KB של זיכרון, המאפשרת מיקרו-מעבד משופר של מערכת ההפעלה שלו היה פחות מ- 16 סיביות ומערכת של 78 הוראות, שרבים מהם הפכו ל-X4FN).

תכונות אדריכליות חשובות של תקופה זו כללו תמיכה ישירה של FLT:0 הוצאות להורג של מחזור מחזורי (למרות שלעתים קרובות מיקרוקודד), תמיכה ישירה של זיכרון (DMA) והפרעה לטיפול בפריפריה.ספירת הטרנזיטור המוגבלת התכוונה יחידות בקרה פשוטות ולא צ'מבל נמדדה באלפי הוראות לשנייה (PS) למרות הפשטות שלהם, השבבים האלה הניחו את הקרקע עבור מחשב יחיד: LT4:

שנות השמונים: CISC Dominance and the RISC Rebellion

בשנת 1980, הנוף המיקרו-מעבדי מחולק לשני מחנות מתחרים:0CISC (מחשב הדרכה מורכב) HzFLT:1 ו-FLT:2RISC (החינוך מחדש קבע מחשב) אך ורק 3386 של אינטל (הכשרת מחשב) המופעלת על ידי צוות X86, החל מ-32x861, החל מ-FLT:86F86, ולאחר מכן, ולאחר מכן, שימשהתקן זיכרון וירטואלי של ICDC, אשר היה מסוגל ל-TVID V.

(בתגובה למורכבותו של CISC, חוקרים אקדמיים באוניברסיטת ברקלי וסטנפורד החלוצים ב-FLT:0RISCRP:1 ; ברקלי RISC-I (1981) ו-SamPS (1981) הוכיחו כי הוראות פשוטות יותר יכולות לספק ביצועים גבוהים יותר באמצעות צינורות, קבצים גדולים יותר, והוראות קבועות של מעבדי RISC (RILT) הפכו בדרך כלל ל-32 או יותר לרישום כללי, ארכיטקטור ארכיטקטורת מטען חשמלי (R) של מערכת הפעלה מהירה של IF3.

(ב) עד סוף העשור, מעבדי RISC היו מפורשים ב- CISC במהירות גולמית, אך מערכת האקולוגית של x86 שמרה על אינטל דומיננטית.שנות ה-80 ראו גם את הצגתו של FLT:0on-chip cachecio (SamsfLT) ב-Rovernbnb-FLT3, 804 יחידות של L1 cache) ו-FSD-R-Feged, לעומת 5D-D-R.

1990: סופרסלקלאר, מחוץ לצו, והגזע ל-GHz

ה-90 הביאה לפיצוץ בביצועים שבוצעו על ידי FLT:0 Superscalarהוצאה להורג של 1FLT:1 - היכולת להעביר הוראות מרובות למחזור השעון.comPentiumFLT 3: (1993) הייתה ה- SIM86 הראשון של עיצוב על-פי-פיטר, עם שני הוראות מקבילים בצנרת (למשל, V).

(הופנה מהדף ⁇ ) ,[32]}}, [[1924]] ו[[1924]]]], [[1924]]]] ו[[1924]]]], [[1924]]]]]] ו[[1924]]]], [[1924]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]]]] ו[[1924]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]] [[1924]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]] [[1924]]]]]]]]]] [[1924]]]]]] [[1924]]]]]] ו[[1924]]]]]]]]]] [[1924]]]]]]]]]] [[1924]] [[1924]] [[[[1924]] [[1924

(ה) , [17] , [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

2000: Multi-Core, Power Wall, ו- Mobile Surge

(הופנה מהדף 3–4 GHz בתחילת שנות ה-2000, מעצבי המעבד פגעו ב-FLT:0powervy WallFLT:1 ; Power dissipation scaled, מה שהופך GHz נוספים מגבירים את ה-GHz ללא קירור אקזוטי: התעשייה השוכנת ב-DViciald) של iFLT2, אשר הביאה ל-L2DVern-R2FR.

(הופנה מהדף ה-Multial Computing Re shape microprocessor Architect Forever:0)ARMFelotrovation:0 (ARMFLT:1), עם עיצובי RISC של כוח-כוח נמוך, הפך ל- ISA הדומיננטית עבור טלפונים חכמים וטאבלטים.ARM's FLT:2Cortex-A8R) , IFLT 3, IFLT 3, IFLT 4D) ו-A1, IFLT5, IFERIFLT, IFLT (I) , IFR) , IFLT 3, IFLT) , IFLT 5D) , IFLT 3, IFLT) , IFLT 3, IFLT 5, IFLT 3, IFLT 3, IFLT 4D) , IFLT, ו-A1, , , , IFLT) , לעומת זאת, ו-A) , , 000, 000, לעומת זאת, 000, 000, 000, 000, 000) , 000, 000, 000, 000, 000, 000, 000, 000, 000, 000,

(ב) [[1924]]]] [[1924]]]]]] [[1924]]]]]]]] [[1924]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]]]]]]]] [[1966]]]]]]]]]], [[1966]]]]]]]]]], [[1966]]]]]]]]]], [[1966]]]]]]]], [[1966]]]]]]]]]]]]]], [[1966]]]]]] ו[[1966]], [[1966]], [[1966]], [[1966]]]]]]]]]]]]]]]]]]]], [[1966]], [[1966]]]]]]]]]] [[1966]], [[1966]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1966]] [[1966]]]]]], [[1966]]]]]]]]]], [[1966]] [[1966]]]]]], [[[[1966]]]] [[[[1966]]]], [[[[1966]]]] [[1966]] [[[[1966]] [[[[1966]] [[[[1966]]]]]]]]]]]]]] [[[[1966]]]]]]]] [[[[[[[[1966]] [[

2010 עד היום: הטרוגניות, צ'יפס, ו-AI Acceleration

בשנת 2010 התנהלה בפרדיגמה חדשה:0heterogeneous מחשוב (מחשוב כפול) במקום ליבות אחידות, מעבדים שילבו ליבות "גדולות" עם ליבות "קטנות" יעילות באנרגיה.ARM's XFLT:2big.LITT3: 2 מ"מקודמים" ו-Cortex-A7-A7, אשר פיתחו תמונות של Apple-FLT1.

(ב) ב[[1924]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]] ו[[1924]], [[1924]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]], [[[[1924]]]]]]]] [[1924]]]]]]]] ב[[1924]]]]]] [[1924]]]]]], [[[[1924]]]]]] [[[[1924]]]]]]]] [[1924]]]]]]]]]] [[[[1924]] [[1924

הביקוש לבינה מלאכותית הסיע את הכללה של FLT:0 רכזי AI Accelerators ראשי התיבות של Apple, יחידת העיבוד של גוגל (TPU), ו-Da Vinci's Da Vinci ליבות הוסיפו כל מיני תיבות ליבה ייעודיות של C22), שכבר מקבילות מסיבית, התפתחה למנועי מחשוב כלליים (CUDA, OpenCL) ו- 2,4, 000, 000, 000) ו-CFD, כבר משולבות ב-CV, כבר משולבות ב-F2FD2, ו-CLT2, ו-CR.

RISC-V הופיע כ- ISA פתוח, צובר מתח לשימוש מוטבע ומחקר.מודולריות שלה מאפשר למעצבים לבחור הרחבות, החל עיבוד וקטור לקריפטוגרפיה, ללא תשלום דמי רישוי.חוק ה-CHIPS האמריקאי ואינטרס גלובלי ב- Open חומרה RISC-V המתפתחת מואצת (S.S. LT) LTs: LTs: LTs: LTs: , לדוגמה, SA5 ו-Es מעבדת נתונים של AMD: LTF.

« « « « « « ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

(כל התקופות, ההיררכיה הזיכרון גדלה עמוק יותר מ-8 KB L1 cache, מעבדים מודרניים כוללים שלושה רמות: L1 (32-64 KB per הליבה), L2 (256 KB-1 MB לכל הליבה), ו- L3 (מארגן יחיד עד 128 MB) לפרוטוקול CLT 3D2D) כולל פרוטוקול CLT3 (DLC) ו-HFD2D) כולל מספר 3D2D) של זיכרון כפול (DFlowerv3: 4D) כולל מספר 3D2D) ו-DFSTD2D2DFD) כולל מספר 3.

ניהול חשמל ועיצוב

(הדגשה של מגבלות כוח) הידרדרו, ארכיטקטורת מיקרו-מעבדים שילבה ניהול חשמל מתוחכם.

טכנולוגיות מתפתחות שמצמציינות את העתיד

(ב) ,"החוק של מור" מאט, עתיד האדריכלות המיקרו-מעבדים שוכן ב-FLT:0 המתמחה ב-FLT:1 ו-FLT:2 חידושים של חישובים 3: 3 (FLT:4 Chit-veyplesive designFLT:5 יאפשר שילוב של אבני-חלל שונות: שבבים על סטיות מתקדמות לצד זיכרון ו- I/Olets על גבי קרינת אינטרפולקנדק (D) לא יוכלו ליצור שבבים מתקדמים ל-DIFIFILTDIFIFIFILTDIFILTDIFIFILT).

(ב) ⁇ :0) ⁇ (Neuromorphic Computing) חיקוי רשתות עצביות ביולוגיות, באמצעות רשתות עצביות ספירות (SNNs) ועיבוד מונע אירועים.com של Intel:2Loihi 2vyFLT 3 ו- IBM's FLT:4 ו- IBM's PLT:5 להפגין הוראות של יעילות אנרגיה לזיהוי מוקדם של משימות ספציפיות, אך יכולות להיות מיקרו-מעבדות (אך)

(ב) [17] (הופנה מהדף [[המאה ה-1]]) [[המאה ה-1]]]]]]]] ו[[1924]]]]]] [[1924]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]]]] ו[[1924]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]], [[1924]]]]]]]]]]]], [[[[1924]]]]]]]]]], [[[[1924]]]]]] [[[[1966]]]]]] [[[[1924]]]]]]]] [[[[1924]]]]]] [[[[1924]]]]]]]]]]]]]]]]]]]] [[[[1924]]]]]]]] [[[[[[[[1924]]]]

עבור מבט מקיף על כיוונים עתידיים, ראה נושא ה-FLT של IEEE:0 Special Issue on the Future of MicroprocessorsFLT:1.

מסקנה

מפעולות ה- 4bit של אינטל 4004 ל-Apple M1 של אדריכלות מאוחדת, מיקרו-מעבד האבולוציה עקבה אחר מסלול בלתי פוסק של מורכבות מוגברת, ביצועים ויעילות.כל עשור הביא רעיונות יסוד: RISC לעומת CISC, סופרסקלאר מחוץ ל-Cupretation, Multi-coreism, שילוב heogeneous, ו-Ecative-Acc-Acc-Acc-upation של קבוצות של מעבדים חדשים, אך לא נראות כיום, אלא יחידות מיקרו-Crepertexreativescalstering, אלא יחידות מחשוב פשוטות, אלא יחידות CTS, אלא יחידות מחשוב, לעומת CTS, הן רק על ידי מעבדים, כמו גם על ידי מעבדים, כמו גם על ידי קבוצות מחשוב פשוטות, כלומר, כלומר, כלומר, לעומת CCERicsterremesterrencestering, לעומת CTS, קבוצות מחשוב, לעומת CTS, אך ורק על ידי קבוצות מחשוב, קבוצות מחשוב, קבוצות מחשוב פשוטות, קבוצות מחשוב, לעומת CTS, יש לנו, קבוצות מחשוב פשוטות, קבוצות מחשוב פשוטות, אך ורק על פני קבוצות מחשוב, אך ורק על פני קבוצות מחשוב, קבוצות מחשוב, קבוצות מחשוב, לעומת CTSCLCDrence, קבוצות מחשוב, קבוצות מחשוב פשוטות