כמו מיקרומעבדים מתכווץ אל תוך תהליכים קטנים יותר ופועלים בתדרים גבוהים יותר, האתגר של מתן כוח נקי, יציב ויעיל הפך לאחד מצוואר הבקבוקים הקריטיים ביותר בעיצוב סמיטור.רשת אספקת החשמל (PDN) כבר לא קצה פסיבית אחורי לאחר מחשבה; הוא פעיל, חלק בלתי נפרד מהאדריכלות המשפיעה ישירות על ביצועים, תפוקה תרמית, ויעילות אנרגיה ללא גירסאות מתקדמות של PTDR, , , החידושים האלקטרומגנטיים, , צמיגים מריצים מריצים מריצים נטולי תפקוד מפונקטיביים מתקדמים , מפונקטיביים , PTD, , , , PTD, , , נטולי נטולי נטולי מטריקס , , , , , , , , , נטולי נטולי .

קרנות של Power Delivery ב- Modern Microprocessors

PDN כולל כל מרכיב בין מקור הכוח החיצוני לבין שערי transistor בתוך המתים: מודולים רגולטוריים מתח (VRMs), רובה ו decoupling capacitors, חיבור בין-שכבת, רשתות-ידיות, ומאות מיליוני משתמשים מיקרוסקופיים דרך וסימנים כי המסלול הנוכחי לתאים לוגיקה בודדים.הרשת חייבת לשמור על מתח קבוע כמעט קבוע (ply-0.6 V for מודרני CPU) על פני גבהים מעל פני גבהים שניות יכול כמעט על פני אפס שניות.

ביצועי ה-PCI המרכזיים של PDN הם פרופיל האימפולסיבי שלה על פני תדירות.רשת נמוכה (בדרך כלל מתחת 1 מ"מ בטווח 10 MHz-1 GHz) מבטיחה כי עקבות מתח במהלך צעד העומס הפתאומי נשאר בתוך שולי סבירים מקובלים - בדרך כלל פחות מ-5% של מתח האספקה.כל סטייה מחוץ לחלון שיכול לגרום להפרות תזמון, שגיאות לוגיות, או נזק קבוע.

חידושים בתקנה On-Die: Integrated Voltage Regulators

אחת ההתפתחויות הטרנספורמציות ביותר הייתה שילוב של רגולציה מתח ישירות על המיקרו-מעבד למות. Integrated Stress הרגולטורs (IVRs) לחסל את הנתיב הטפילי הארוך בין VRM לבין העומס, חיתוך ניכויים על ידי פקודות של גודל. יש שתי גישות אדריכליות עיקריות IVRs: ממירים מעבורת החלפת מלאה וממירים משולבים לחלוטין.

עקבו אחרי Switched-Capacitor IVRs

הרגולטורים Switched-capacitor משתמשים ברשת של שבבים על שבבים ומגישים MOSFET כדי להמיר מתח קלט (למשל, 1.8 V) למטה למתח הליבה הרצוי. כי capacitors ניתן למרקם באמצעות תהליכים סטנדרטיים CMOS עם צפיפות גבוהה (באמצעות trench או MIM מבנים), המרירים אלה להשיג יעילות מעולה - לעתים קרובות מעל 90% - עבור המרה בין 2 ל- 4:1 000 זה יכול לשלב באופן מלא של מתח מלא, אבל הוא מלא יותר מאשר לטבולית מתח מלא.

Integrated Buck Converters

על שבב ממירים משלבים גם את הממריץ, בדרך כלל באמצעות מספרי אוויר או מגנטיים של הליבה שנבנו בערימה של חיבור הרץ, בעוד סלילי אוויר סובלים מדחיסות נמוכה של אינדוקקט, השימוש בחומרים מגנטיים דקים (כגון cobalt-zconium-tantalum ⁇ s) אפשר להחדיר עם מעל 100H /2 מ"מ"ח אלה עדיין יכול לעשות מספיק כדי להחליף את המריחים"ל של 2.

IVRs מאפשרים מתח דינמי אמיתי ותדירות התדירות (DVFS), שבו כל הליבה CPU יכול לפעול במתח עצמאי ותדירות. זה שליטה גרניט להפחית באופן דרמטי את הכוח מבוזבז: ליבות idle ניתן להפליג למתחים ליד עכבות בעוד ליבות פעיל לרוץ במהירות מלאה. בשילוב עם תגובה טרנספורמטיבית מהירה (שלבי ביניים), IVR הפכו אבן הפינה של ביצועים גבוהים ומכשירים ניידים.

דינמי וולט ותדירות סקרלינג: מ Coarse to Per-Core Fine control

DVFS אינו חדש, אך יישוםו הפך מתוחכם יותר. מערכות DVFS מוקדם הותאמו את המתח והתדירות של השבב כולו, בהתבסס על עומס עבודה כולל, בדרך כלל על קשקשים של זמן רב יותר. מיקרומעבדים מודרניים ליישם מבוזר, חומרה-אוטונית DVFS להגיב בכמה מאות ננו שניות לשינויים בהוראה באמצעות לחץ או זיכרון.

בקרים מתקדמים בניהול חשמל משתמשים באלגוריתמים חיזוייים – לעתים קרובות בסיוע על ידי חיישנים תרמיים ונוכחיים - כדי לצפות מעברי עומס עבודה.לדוגמה, אלגוריתם המתח דינמי של ARM DSU-110 משתמשים במודל מזון קדימה המעקב אחר הניגודים של כל אשכול CPU ומתאים את בקשת המתח ל-PMC או IVR לפני שינוי העומס בפועל מתרחש.

מחקר שנערך לאחרונה גם חקר מדיניות DVFS מבוססת מכונה. A 2023 נייר מאוניברסיטת מישיגן עיצב רשת עצבית קלה על ניגודי ביצועים חומרה (הההורות לכל מחזור, שיעורי מפספסים, הטרדות של הזרוע) כדי לחזות את זוג המתח האופטימלי ל-DSamsp- ⁇ עבור כל 100 ⁇ s תקופה. על מבחן 14nm, תוכנית מבוססת ML השיגה בממוצע 12% כוח על ידי אובדן של DVSID, ללא בקר רגיל.

חומרים מתקדמים להפסדים נמוכים

יעילותו של PDN מוגבלת ביסודה על ידי הפסדים מנוגדים ודיאלקטריים בחומרים המחוברים ובממריצים.משלוח כוח מסורתי משתמש בשרידים נחושת בקרמיקה דלה-זמנית (LTCC) או תת-קרקעית קונבנציונלית של FR-4strates. בעוד ההתנגדות של נחושת היא נמוכה, הקהל הנוכחי ה ⁇ גבוה (אפקטים דומים) ולהגדיל את ההתנגדות AC באופן משמעותי.

  • חומרים כגון:0 (Low-loss dielectrics:FearLT:1 חומרים כגון Crystal Polymer (LCP) ו-PTFE מבוסס להלומות להציג גורם פירוק (tan ⁇ ) מתחת 0.002, בהשוואה ל-00.002 עבור תקן FR-4. זה מקטין חימום דיאלקטרי ושומר על שלמות עבור לולאות בקרה מהירות גבוהה בשימוש על ידי VRM מודרניים.
  • (FLT:0 Magnetic under-layer for inductors:cioFLT) 1 סרטים דקים של חומרים מגנטיים רכים (למשל, Co-Zr-Ta או Fe-Si-Al) מוחל מתחת ל- inductor Windings להגביר את צפיפות ההשכלה על ידי גורם של 5-10 ללא הגדלת ה-Fsytic Capacit זה מאפשר ב-DGate נמוך יותר, על ידי גורמים DC-D.
  • (FLT:0Graphene-enhanced interconnects:FLT:1 Graphene של המוביל המוביל המוביל המוביל גבוה מאוד ויכולת ההקרנה הנוכחית להפוך אותו מועמד אטרקטיבי עבור מסילות כוח שבב. בעוד עדיין ניסיוני, החוקרים ב-MIT הראו חוט היברידי של גרפן-קופר אשר הפחית התנגדות על ידי 15% ב 100m רוחב לעומת נחושת טהורה, עם התנגדות אלקטרוגרמה טובה יותר.

3D Packaging and Heterogeneous אינטגרציה

שבב תלת-ממדי מערערער באמצעות silicon באמצעות (TSVs) ומיקרו-bumps משנה ביסודו את הטופולוגיה PDN. על ידי הצבת הרגולטור המתח או את capacitors decoupling ישירות או ליד המיקרו-מעבד מת, המרחק הפיזי בין מקור הכוח לבין העומס מקצר לכמה מאות מיקרונים.

(Fdro:0) Interposer מבוסס PDN:FearLT:1 סיליקון פעיל עם קוצים משולבים אשכוליות יכול לספק עשרות ננופארדות של decoupling capacitance למילימטר רבוע, ממוקם בתוך 100 מיקרומטר של הליבה CPU ישירות TSV של 30-50 μm נשואים מתחת 10 CM-prepreped גישה גמישה על ידי CD מופעלת ישירות על ידי CDC CDC מ-R.

שילוב heterogeneous גם מאפשר שימוש של אבני תהליך שונות עבור מעגל ניהול כוח.לדוגמה, לוגיקה שליטה עבור VRM יכול להיות בנוי על בוגר, בעלות נמוכה 28 nm node בעוד מתגי הכוח משתמשים בצומת מתקדם יותר עם RancyFLT נמוך יותר:0DS(on)FLT:1 זה אופטימיזציה להפחית את אזור המוות ואת הכוח בהשוואה עיצוב מונוליטי.

על צ'יפ דקינג קפיצות וכוח Gating

כדי למנוע קוצר רוח של שבבים parasitic inductance, microprocessors מודרני משלבים כמות משמעותית של קיבולת (decaps) ישירות על המתים. Deep-trench capacitors (DTCs) המקובעת במחסניות סיליקון להשיג צפיפות של 200-500 nF / mm2. על ידי הצבת נקודות אלה קרוב ל-transconstirist, האנרגיה המקומית יכולה לספק את ה-m- 10 פעמים לפני שלב 2 של nbn-L.

Power gating - החל בלוקים שלמים של מעגלים כאשר הם idle - הוא עוד טכניקה חיונית מופעלת על ידי שיפור עיצוב PDN. שער כוח מורכב מתג ראש או רגל (בדרך כלל NMOS או PMOS transistor עם דליפה נמוכה) כי ניתוק את בלוקים מן הרכבת האספקה.האתגר הוא כי הפעלת בלוק על גדול במברשות כי יכול לקרוס את המתח המשותף בהדרגה על ידי מיקרו-שנית לחץ קצר לאחר מכן עם פעילות גופנית.

רשם נמוך-Dropout Regulators ו- Fitive Voltage Scaling

Digital LDOs (DLDOs) צברה תנופה עבור תחומים מתחים בעלי משקל עדין הדורשים פחות מכמה מאות מ"ח.בניגוד ל-LDOs אנלוגי, DLDO משתמש בנק של טרנזיסטורים עובריים במשקל בינארי ובקר דיגיטלי כדי להסדיר את המתח הפלט.התועלת העיקרית היא כי ניתן לסנתז מספריות סטנדרטיות סטנדרטיות, המאפשרות קלות מעבר לתהליך תגובה, בנוסף לאלגוריתמים מהירים.

(FLT:0) מתח רפלקטיבי (AVS) ,R.1) לוקח DVFS צעד אחד קדימה על ידי שימוש בחיישנים על שבבים כדי למדוד את העיכוב בפועל של נתיבים קריטיים ולא להסתמך על שולחן מתח מוגדר מראש.המערכת מתאמת את המתח ההיצע לרמה המינימלית שעדיין עומדת בשולי התזמון של תדירות ההפעלה הנוכחית וטמפרטורה סגורה זו, מפצה על תהליך ST25%, כמו מעבדי רכב סטנדרטיים ו-DS לעתים קרובות, כמו מעבדים.

יתרונות ברורים של הטמעה

ההשפעה המצטברת של חידושים אלה היא מדידה של שבבים בעולם האמיתי.המעבד של אינטל עם הרגולטור המתח המשולב שלה הראה ירידה של 40% בצריכת חשמל באותה רמת ביצועים בהשוואה לדור הקודם, המיוחסת במידה רבה בשוליים המתחים הדוקים יותר ושליטה בהליכיית הליבה.אדריכלות הגדולה של ARM, בשילוב עם כוח DVS ו- gating, שהושגה ל- 60% עבודה סלולרית.

בצד השרת, מעבדי EPYC של AMD משתמשים במספר על הרגולטורים של מתח החבילה ומיקרובקר ניהול חשמל מתקדם (יחידת ניהול המערכת) המתאמת את המתח הגדלים ב-64 ליבות.מדורגים מראים שיפור יעילות כוח של 2.5× על הדור הקודם בביצועים מקבילים.ערימות 3D של SRAM והשימוש ב- TSV מופחתת את PDNance על ידי , המאפשרים להפעיל לחץ נמוך יותר בעיות הליבה.

כיוונים עתידיים: מעבר לסיליקון ולשליטה של AI-Driven

במבט קדימה, כמה טכנולוגיות מתפתחות מבטיחות לשפר עוד יותר את יעילות PDN:

  • (FLT:0Gallium nitride (GaN) כוח FETS:FLT:1 GaN מכשירים יש מטען שער נמוך יותר ותחת הסתמכות נמוכה יותר מסיליקוןFETs, המאפשר מעבר תדרים מעל 10 MHz עם יעילות העולה על 98%. integraing GaN HEMTs לתוך החבילה (או ישירות על סיליקון) יכווץ את הגודל של VRM תוך צמצום חום.
  • (FLT:0) מגנטים משולבים על שבב:FLT:1ve דיוקנאות מגנטיים דק-סרטים כבר הוכחו על ידי אנק ומעבדות מחקר אחרות עם גורמים איכותיים מעל 30 ב 100 MHz. , מיפוי אלה לתנודות נוכחיות גבוהה יותר יאפשרו מונוליטיות מלאה PDN ללא רכיבים חיצוניים.
  • (FLT:0) ניהול כוח המונע על ידי התעשייה:FLT:1ir חיזוק סוכנים ניתן לאמן אופטימיזציה מתח, תדירות, החלטות על פני מאות תחומים בזמן אמת.דמיות מוקדמות מ Georgia Tech מצביעים על פוטנציאל של 15-20% חיסכון נוסף כוח על פני בקרים האקלימיים של המדינה.
  • (FLT:0)Quantum material capacitors: FIRLT:1 ; MXene וחומרים אחרים 2D מציעים קיבול גבוה מאוד (עד 1000 F / g) וניתן להפקיד אותם כסרטים דקים עבור decoupling.

קצב החדשנות ברשתות משלוח כוח מיקרו-מעבדים לא מראה סימנים של להאטה.כפי שממדי טרנסטור ניגשים לקשקשים אטומיים, ה- PDN יהפוך אפילו יותר משולב חזק עם הבד הלוגי, מתפתח מרשת פסיבית למערכת חכמה, שמגנת את עצמה.מהנדסים ואדריכלים אשר שולטים בטכנולוגיות אלה יהפכו לפתיחה של הדור הבא של שיפורים ביצועים-וואט, מה שמאפשר הכל ממחשבים בקנה מידה גדול ועד חיישנים ללא סוללות.

לקריאה נוספת, התייחס למשאבים אלה:

  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [15] מחקר: סקירה של שיטות PDN במיקרו-מעבדים 1
  • (ב) אנטאנדטק: AMD 3D V-Cache ו-Power DeliveryFLT:1