יישום שליטה עיצוב מהיר Pcb

בתכנון מעגלים מודפס במהירות גבוהה של PCB (PCB) עיצוב, שליטה במכשולים אינה רק תרגול מומלץ - זה דרישה בסיסית לשימור שלמות האות ולהבטיח הפעלה אמינה בתדרים ג'יגה'רצץ.כל ממשק דיגיטלי מהיר במהירות גבוהה, מאוטובוסים זיכרון DDR ועד לנתיבי PCI Express ו-Ghebit Ethernet, תלוי במעקב מבוקר מדויק כדי למזער השתקפות, להפחית את המעבר, לדכא את המהנדסים והפרעות אלקטרומגנטיות, אפילו כדי לשלוט בטכניקות אלה, אפילו לאטום, לאטום, לאמודים, באופן מדויק, כדי למנוע את הטכניקות נוגדות, ומניעה, לאמודה, ואפילו את המוטציות מודרניות, מסוגלות, למנוע את המוטציות, כדי למנוע את המוטציות, למנוע את המוטציות, למנוע את התקפים, למנוע את התקפים, לחץ דם, ולטפל בטכניקות נוגדות, באופן מדויק, למנוע את התקפים, ולטפל בטכניקות נוגדות, ולטפל בטכניקות נוגדות, באופן מדויק, אפילו את המוטציות פונקציונליות, ואפקטיביות, באופן מדויק, כדי למנוע את המוטציות, כדי למנוע את המוטציות, באופן מדויק, כדי למנוע את התקפים, כדי למנוע את המוטציות, כדי למנוע את התקפים, כדי למנוע את ה-cotttre

הבנה של אימפולס

מניעה מבוקרת מתייחסת לפרקטיקה של עיצוב קווי שידור PCB כך שהאימפולס האופייני שלהם (Z0) תואם מטרה מוגדרת מראש - באופן חד 50 ⁇ עבור אותות חד-צדדיים ו-90-100 ⁇ עבור זוגות שונים.עכב אופייסטי הוא נכס טבועה של גיאומטריה קו שידור וחומרים, עצמאי של קו.

המושג הופך קריטי כאשר אותות עולים זמנים דומים או קצרים יותר מאשר עיכוב ההתפשטות על פני העקבות. בפועל, כל אות דיגיטלי עם זמן עלייה מתחת 1 ns - מודגם בעיצובים של היום - דורש שליטה מתמדת על אימפולס זהה לאורך כל עקבות.

הפיזיקה מאחורי הטרגדיה

כדי ליישם את הדחף מבוקר ביעילות, מהנדסים חייבים להבין את הפרמטרים הפיזיים המשפיעים L ו- C. את החדירה לאורכו של עקבות גדל עם המרחק אל מטוס ההתייחסות הקרוב ביותר ומפחיתים עם עקבות רחבות יותר. Capacitance לכל יחידות גדל עם עקבות רחבות יותר ומפחית עם הפרדה גדולה יותר מהמטוס ההתייחסות.

(ב) ל[[1924]], [[1924]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]], [[1924]]]]]]]], [[1924]], [[1924]]]]]], [[1924]]]]]], [[1966]]]], [[[[1924]]]]]]]]]]]]]]]]]], [[[[1924]]]]]]]], [[[[1924]]]]]], [[[[1924]]]]]]]] [[[[1924]]]]]]

מיקרוסטריפ לעומת Stripline

• (FLT:0Microstripipipua: 1FLT) עלות נמוכה יותר, קלה יותר לדפוס, אימפולס אופייני גבוה יותר עבור רוחב של עקבות נתון.
• (FLT:0) סטריפלין: 1FLT:1 ⁇ סימטרית של הסביבה דיאלקטרית סימטרית, וצלבנות נמוכה יותר.זה דורש שכבה נוספת וסובלנות ייצור הדוק יותר.

גורמי מפתח בשליטה

כמה גורמים תלותיים לקבוע את הדחף הסופי של עקבות PCB. מעצבי חייב לאזן בזהירות את אלה כדי לעמוד בערכי היעד בתוך סובלנות ייצור.

Trace Width ו-Cickness

רוחב Trace הוא המהנדסים הישירים ביותר להשתמש כדי להגדיר אימפולסים. ויידר יש אינדוקטרינציה נמוכה יותר ו קיבוליאנט גבוה יותר, וכתוצאה מכך תנופה נמוכה יותר. משקל נחושת (היקנות) גם חשוב: עקבות עבה יותר להפחית התנגדות אבל להגדיל את ה- capacitance מעט. עבור יעד מאולתר ניחושת נתונה, עקבות נחושת עבה חייב להיות צר יותר מאשר דק, אשר יכול עם דרישות טיפוסיות של 8 ק"ממות ל- 5 ק"מ-41 על פני שטח.

חומר דיאלקטרי ותיקנות

קבוע הדיאלקטרי (εr) של החומר substrate משפיע ישירות על מהירות ההתפשטות ואימפולסיביות. Standard FR-4 יש εr של כ 4.2-4.8 (בהתאם לסגנון הסיבים ותוכן רז), אך הערך שלו יכול להשתנות עם תדירות וטמפרטורה.עבור עיצובים גבוהים, עוביים נמוכים (למשל, רוג'רס 4350B, ISola410), הוא לעתים קרובות פחות רגיש של מומנטום (מפוס) ו- 5.

גובה ומטוס ה-Comximity

גובה Trace מעל מטוס ההתייחסות (או המרחק בין שכבות בקופס) הוא קריטי.במיקרוסטריפ, שכבה עבה יותר דיאלקטרי (preg או הליבה) מעלה תנופה; בקופס, המרחק לשני המטוסים חייב להיות סימטרי כדי למנוע המרה של מצב.המטוס ההתייחסות צריך להיות רציף מתחת לסף - slot או פיצול מטוסים ליצור הפסקות כי השתקפות.

ההרחבה: Up Configuration

עיצוב ערימה PCB הוא הצעד הבסיסי עבור שליטה אימפולסים. a ערימה מתוכנן היטב להקצות שכבות אות ליד מטוסי התייחסות מוצק, בדרך כלל קרקע.מספר השכבות חייב להתאים את צפיפות החיתוך הנדרשת תוך שמירה על עוביים דיאלקטריים סימטריים.עבור ערימה מבוקרת, יצרנים דורשים prepreprepreprepreg ו-Build-ups; מעצבים צריכים לעבוד עם המדגם מוקדם כדי לבחור ערימות במהירות עם שכבות אפשריות ל- 4 שכבות חיצוניות עם תאים.

תקני מניעה משותפים וערכי מטרות

• (FLT:0)50 ⁇ יחיד: ⁇ 1 ; תקן אוניברסלי של RF, ממשקי קואקסיאלי, ואוטובוסים דיגיטליים רבים (למשל, SPI, יחיד-ended DDR).
• (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• (FLT:090 ⁇ ⁇ differential:FLT:1eur for USB 2.0.3x, SATA, HDMI ו- DisplayPort (הערה: כמה סטנדרטים מציינים 100 ⁇ ).
• (FLT:0100 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

מעצבים חייבים לאמת את דחיית היעד ממפרט ממשק רלוונטי ואת מדריך העיצוב של היצרן IC.FLT:0 תמיד לאשר את FLT 1 עם המברק שלך כי הם יכולים לייצר עקבות בתוך ±10% של המטרה (סובלנות גבוהה עשויה להגדיל את העלות).

חישוב וסימולציה

חישוב ידני של מוטציות באמצעות נוסחאות כמו IPC-2141 קלאסי אפשרי אבל שגיאה-prone בשל תחזיות עבור ג'ממטים בעולם האמיתי.רוב כלי EDA המודרניים כוללים פותרים שדה בנויים המשתמשים 2D או 2.5D אלקטרומגנטי (EM) ניתוח כדי למנוע ערימה של חומרים ומדכאים.

עבור עיצובים קריטיים, 3D EM סימולציה (למשל, Ansys HFSS, CST מיקרוגל Studio) יכול מודלים פינות, דרך, ומחבר שיגורים שבו אימפולס עשוי להתנתק מנוסחאות פשוטות. סימולציות כאלה מומלץ עבור כל ממשק שפועל מעל 10 Gbps. עם זאת, סימולציה היא רק טובה כמו הנתונים החומריים - שימוש יצרן מפוזר והפסדים זהה ערכים בתדירות ההפעלה 1 לא עובד.

Online Impedance Calculators

כמה כלים מקוונים חינם יכולים לספק הערכות ראשוניות. מקורות אמין כוללים את (FLT:0) ⁇ ⁇ ⁇ ⁇ 1 ו FLT:2 Altium של מחשבון ההימנעות בתוך DesignerFLT 3: כלים אלה מאפשרים למשתמשים קלט חשמלי קבוע, מעקב, עובי נחושת, ועובי דיאלקטרי כדי להשיג אימפולסים אופייניים של המארג שלך, יכול להיות שונה מערכים תיאורטיים, כפי שמאפיינים תיאורטיים, כגון תכונות חומרים, תכונות תיאורטיות שלהם.

טכניקות עיצוב להטמעה מעשית

תכנון שכבתי-up

החל בתכנון ערימה של PCB בשילוב עם מחשבון החסימה. עבור לוח 4 שכבות, ערימה מהירה נפוצה הוא אות-Ground-Power-Signal עם microstrip על השכבות העליון והתחתיות. עבור שמונה או יותר שכבות, להטביע אותות קריטיים בקופס בין מטוסים.וודא כי אין שכבת אות קרובה למטוס שאינו התייחסות (מהירות, למנוע פיזור של 1F) נמוך.

תרגולים של Trace רוסטינג

לאחר שההמטרה מוגדרת, עקבות המסלול עם רוחב עקבי, הימנעות פינות חדות (שימוש בזווית 45 מעלות או קשת קשתות במקום 90 מעלות) לשמור מרחק אחיד אל מטוס ההתייחסות על ידי הימנעות מריצה על חריצים או חתך במטוס. עבור זוגות שונים, לשמור על קבוע התכווץ (עם זוג לדחיית דחייה משותפת) ושווה עקבות למזער את הפענוח בין שתי הפעמים לפחות כדי להפחית את החיתוך בין שני זוגות.

עיצוב ומניע

ויאס מציגה הפסקות של אי-ציות עקב שינויים ב- capacitance ו- inductance. toמזער את אלה, לשמור באמצעות מגמגמות קצרות ככל האפשר (back-drill או שימוש קבורים באמצעות אותות מהירים מאוד).באמצעות חבית, כריית, וגיאומטריה נגד ה-pad משפיע על אימפולס; לשקול שימוש בקויפטציה באמצעות LTF:1 עם גודל ברור ו- 5 סימטרי.

שיקולים בייצור וסובלנות

אפילו העיצוב הטוב ביותר יכשל אם הסובלנות בייצור לא תוחשב עבור.מרואי PCB לייצר מלונים עם עובי דיאלקטרי וריאציות משקל נחושת של ±10% או יותר.אתינג תחת חת יכול להפחית רוחב של 1-2 מילימטרים מן האמנות.אפקטים אלה שינוי שינוי (קומרט) עם המארג שלך בשלב העיצוב של ערימה: LT:0request afildated-DR) ניתן למדוד את ה-Fabibate עם ה-DLC (משימת בדיקה מלאה (Fmaind) עם ה-DLCDLC) עם ה-DLCDLCDLCD.

(ב) מטרות ייצור משותף: (FLT:0) ; ± 10 (או ±0.5 ± ± ± ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

בדיקה ותיקון של שליטה

לאחר ייצור, לאמת את החסימה על ה- PCB בפועל באמצעות ההרחבה:0 [Time Domain Reflectometry (TDR) TERFLT:1 או Vector Network Analyzer (VNA) שולח דופק מהיר למטה את העקבות והצעדים את האות המשקף; אי התאמה לא נראית כמו וריאציות.

עבור זוגות שונים, למדוד הן מוזר-מודה (שונה) ואת דחיית ה-Mode המשותף.וודא כי הדחף השונה הוא בתוך ±10% של המטרה וכי מוטציות נפוצות הוא עקבי. ו-VNA מדידות לספק תדירות-דומיין S-parameter שניתן להשתמש כדי להוסיף מודל, להחזיר, ולהפחית את הסימולציה בין- crosstalk עם חיזויים למתודולוגיה עיצובית.

אתגרים בעיצובים גבוהים

PCB מודרני עם BGAs נוח ו routing צפוף לעתים קרובות כוח עקבות רוחב ו ספאקים להגבלת הייצור. שמירה על עכבות מבוקר על <חזק>2-mil רחב עקבות עם 3-mil ספאcing הוא מאתגר מאוד - רוחב גזע של 0.1 יכול להשתנות על ידי כמה Oms. במקרים כאלה, לשקול באמצעות חומרים לליטר (<- ⁇ ) גבוה כדי להפחית את רמות של microential (כלומר, microcons) כדי להפחית את רמות גבוהות של microconsal) או רוחביות HD (כלומר, 000) כדי להפחית את רמות גבוהות יותר של microcons) או רוחביות HD (כלומר, 000 גבוה (כלומר, 000) כדי להפחית את רמות גבוהות) כדי להפחית את רמות גבוהות יותר, 000 גבוה (כלומר, 000) כדי להפחית את רמות גבוהות) כדי להפחית את רמות גבוהות של 0.

אתגר נוסף הוא שליטה בנוכחות של FLT:0 מחסנים של מטוסים חתימים 1 (למשל, אנלוגיה ודיגיטלית) אם עקבות מהירים חוצים מטוס מפוצל, זרם החזרה חייב למצוא דרך חלופית, יצירת חדלות גדולה, אך ניתן למנוע הפסקות חדירות שונות לחלוטין.

מחקרים ודוגמאות מעשיות

דוגמה: 100 ⁇ Pair עבור Gigabit Ethernet

מעצב צריך להצמיד Ethernet מגנטי ללא מגנטי (למשל, RGMII עם PHY? למעשה עבור 1000BASE-T המכשול השונה הוא 100 ⁇ על קווי MDI) באמצעות לוח 4-layer עם microstrip על שכבה עליונה (0.5 oz נחושת, 5-mil dielectric עובי, ⁇ =4.3), המחשבון היעד נכנע רוחב של 6.5 עד 8 ליטרים בממוצע.

דוגמה 2: 50 ⁇ מיקרוסטריפ עבור PCIe Gen 3

עבור PCI Express Gen 3, הדחף השונה הוא 100 ⁇ אבל האימפולס היחיד של כל קו צריך להיות 50 ⁇ כדי לשמור על יציבות משותפת-מומדה.המעצב השתמש ערימה 6-layer-up עם פסליין על שכבות פנימיות עבור בידוד צלב טוב יותר.החלל היה 5 mils עם גובה דיאלקטרי של 4 s רוג'רס באמצעות חומר 4350B.

מסקנה

יישום של עכבות מבוקרות בעיצוב PCB מהיר הוא תהליך רב-פנים הדורש תשומת לב זהירה לפיזיקה, חומרים, תכנון ערימה, ניתוק, הגשמה, סובלנות ייצור, אימות. על ידי הבנת הפרמטרים המשפיעים על מכשולים אופייניים ושימוש בכלים סימולציה מודרנית לצד שיתוף פעולה הדוק עם מדגמים, מהנדסים יכולים להשיג משלוח אמין בשיעורי נתונים הולך ומתרחב.

(ב) עיין במשאבים אלה: (ב) ;2 ויקרא:2 ויקרא:2:2 ;2 ;2 ; ויקרא יט): נדרו: ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇