יישום ארכיטקטורות Dsp מרובות הליבה עבור סקלייביליות ואמינות

אדריכלות Multi-Core DSP

מעבדי אותות דיגיטליים (DSPs) הם מיקרומעבדים מיוחדים שנועדו לבצע ביעילות פעולות מתמטיות על אותות בעולם האמיתי.הם שוכבים בלב מערכות החל מתחנות בסיס סלולרי ומערך מכ"ם ציוד אודיו מקצועי ומכשירי הדמיה רפואיים. במשך עשרות שנים, התעשייה נשענת על DSPcore יחיד, מדרג ביצועים באמצעות עלייה במהירות השעון ושיפורים אדריכליים.

מאמר זה חוקר את העיצוב, היתרונות ואתגרי היישום של מערכות DSP רב-core. אנו נבחן כיצד ארכיטקטורות רב-core להשיג יכולת מדרגיות ואמינות, לדון בתכנון מרכזי של עסקאות, ולהדגיש שיקולים מעשיים עבור מהנדסים לבנות פלטפורמות עיבוד אותות הדור הבא.

מדוע ⁇ ⁇ הם חיוניים

המעבר ל-DSPs רב-core מונע על ידי מספר כוחות יסודיים.קודם, בזמן אמת עיבוד עומסי אותות - כגון beamforming ב 5G מסיבי MIMO, גילוי אובייקטים במכ"ם אוטונומי, או אודיו רב-ערוצי - לעתים קרובות להציג מקבילות טבועה חד-משמעית אחת של ליבת ליבה מהירה, אבל ליבות מרובות יכולות לשתף את העומס.

Multi-core DSPs הם לא רק הפסקת-הפסק; הם מייצגים אסטרטגיה מכוונת לבניית מערכות עיבוד דחיסות, יעילות אנרגיה, ועיבוד אותות עמידים.כפי שנראה, הגישה פותחת יכולות שעיצובים חד-core פשוט לא יכולים להתאים.

היתרונות העיקריים של Multi-Core DSP Architectures

ביצועים משופרים ו- Throughput

היתרון המיידי ביותר של הוספת ליבות הוא היכולת לעבד מספר זרמי נתונים או שלבים אלגוריתמיים במקביל. ביישום רב-core DSP טיפוסי, המערכת הכוללת באמצעות חישובים כמעט ליניארית עם מספר ליבות, בתנאי כי עומס העבודה יכול להיות מקביל ביעילות.לדוגמה, DSP של ארבע פעמים ביצוע מסנן בנק יכול לחלק את התדירות בין ליבות, צמצום הכפל הכולל על ידי גורם רגיש זה אפילו מיקרו-שלבי של עיבוד אמיתי של תאים.

יתר על כן, DSPs מודרניים כוללים לעתים קרובות מאיצים חומרה (למשל, FFT מעבדים, Viterbi decoders) כי הסרת משימות ספציפיות מן הליבה מטרות כלליות. גישה הטרוגנית זו עוד יותר מגבירה ביצועים תוך שמירה על הגמישות של ליבות תוכנה.

סקלאלה לביקושים עתידיים

סקלאלה בנויה לפילוסופיה הרב-core.מהנדסים יכולים להתחיל עם עיצוב ארבעה-core למוצר נוכחי ולאחר מכן לשדרג שמונה או שש-עשרה ליבות עבור גרסה בעלת ביצועים גבוהים יותר, תוך שימוש באותה ארכיטקטורת תוכנה.זה חשוב במיוחד בשווקים כמו תשתיות תקשורת, שבו הסטנדרטים מתפתחים ושיעורי נתונים גדלים כל כמה שנים. משפחות של Multi-core DSP ממוכרים כגון Texas Instruments (TI) ו-NXP מאפשרות גישה להשקעות חומרה גבוהות יותר, הגנה על פני חומרה.

ברשת גישה לרדיו ענן (C-RAN) עיבוד בסיס, למשל, מפעילי פריסת DSP עם ליבות רבות כדי להתמודד עם מספר גדל והולך של חיבורי משתמשים ופסיבי רוחב פס רחב יותר של ערוצים.היכולת לדרג באמצעות הוספת ליבות - במקום לעצב מחדש את הפלטפורמה כולה - מקנה זמן לשוק ופיתוח עלויות.

שיפור ההסתמכות באמצעות Redundancy

מערכות אמינות גבוהות, כגון אלה המשמשים avionics, בקרה תעשייתית, יישומים צבאיים, יכול למנף DSPs רב-core כדי ליישם סובלנות אשמה. על ידי הפעלת חישובים זהים על שני ליבות או יותר והשוואה תוצאות, מעצבים יכולים לזהות ואפילו לתקן שגיאות בשל כיפי קרינה הנגרמים, סיליקון ההזדקנות, או glitches transient. זה, המכונה נעילה, היא שיטה מוכחת רמות זמינות גבוהה ללא תהליך אקזוטי.

כמה DSPs multi-core כוללים חומרה ייעודית לניהול תקלות, כגון קוד תיקון שגיאות (ECC) על צ'יפים וזיכרון משותף, בנוי-במבחן עצמי (BIST) לוגיקה, ותכונות בידוד הליבה.כאשר הליבה נכשל, המערכת יכולה להחזיר את משימותיה לליבה בריאה ולהמשיך פעולה (השפלה מופרזת) אמינות זו חיונית עבור מערכות שאינן יכולות לסבול בזמן, כגון פיקוח על ידי זבוב או פיקוח על צמחים גרעיניים.

אנרגיה יעילה

יעילות אנרגיה היא מדד קריטי עבור מכשירים מופעלים סוללות כמו רדיו ניידים, מל"טים, ו מכשירי שמיעה. רב-core DSP אדריכלות להשיג ביצועים טובים יותר עבור וואט מאשר ליבת חד- ⁇ יחיד כי מתח ותדירות ניתן לסולקו על הליבה. על ידי חלוקת עומסי עבודה על פני ליבות איטיות יותר, כוח דינמי (אשר בקנה מידה עם ריבוע של מתח) מופחתת רבים רב-ספקי-ד-אנרגיה נמוכה יותר, כלומר, באמצעות קצבהת מופעלת אחת, באמצעות ליבת נמוכה יותר, או לחץ מיידי (כלומר, עם טווח מופעלת) עם טווח מופעלת, עם טווח מופעלת, כלומר, עם טווח מופעלת (כלומר, עם טווח כפול (כלומר, עם טווח כפול (כלומר, עם טווח מופעלת של אנרגיה) עם ליטרים מופעלת אנרגיה) עם טווח מופעלת אנרגיה) עם מספר ליבת (כלומר, עם טווח לחץ אנרגיה, עם מספר ליבת נמוכה יותר, עם מספר ליבת נמוכה יותר, עם מספר ליבת מוגבלת (כלומר, עם טווח מופעלת אנרגיה, עם מספר ליבת יחיד-ידי שימוש נמוך יותר של אנרגיה, עם מספר ליבת יחיד (כלומר, עם מספר ליבת מוגבלת) של אנרגיה, עם רוחבי כוח דינמי, עם מספר ליבת מוגבלת) עם רוחבי

שיקולים עבור Multi-Core DSPs

תקשורת בין-Core ואדריכלות זיכרון

הביצועים של מערכת DSP רב-core תלוי במידה רבה כיצד ליבות מחליפות נתונים.שלוש אסטרטגיות תקשורת נפוצות משמשות:

(FLT:0)Shared Memory:FLT:1) כל הליבות גישה לבריכת זיכרון משותפת באמצעות חיבור בין-פסווי גבוה.מודל זה מפשט שיתוף נתונים, אך מציג אתגרים של שביעות רצון וגישור.
(ב) זיכרון:0 (הזיכרון:0) זיכרון: לכל ליבת יש זיכרון מקומי משלה ומתקשר באמצעות הודעה מפורשת העוברת.זה מבטל תוכן, אך דורש ניהול נתונים קפדני ומגביר מורכבות תוכנה.
(FLT:0) אדריכלות: FLT:1 , רבים בעולם האמיתי DSPs משלבים זיכרון גלובלי משותף עם זיכרונות מקומיים פרטיים.לדוגמה, TITMS320C6678 octa-core DSP משתמש זיכרון משותף רב-core משותף (MSM) יחד עם L-core L1 ו-L2 caches, בתוספת מנוע DMA עבור תנועה מהירה נתונים.

בחירת היררכיה הזיכרון הנכון היא החלטה עיצובית קריטית. עבור יישומים רגישים נתונים כמו דחיסת הדופק מכ"ם, מודל זיכרון מבוזר עם קישורים מהירים עשויים להיות מועדפים.עבור משימות מוכוונות שליטה, תכנות זיכרון משותף.

חלוקת נתונים ושקיפות נתונים

מקבילות יעילה דורשת מחיקת אלגוריתם ל subtasks עצמאיים או מזוגיים.שני גישות נפוצות הן:

(FLT:0Functional Partitioning: FLT:1) תוך הקצאת בלוקים שלמים של שרשרת העיבוד ליבות שונות.לדוגמה, ברדיו מוגדר תוכנה, ליבה אחת מטפלת בסחיטה דיגיטלית, אחרת היא הורסת, ושלישית מבצעת ניתוק.
(FLT:0) חלוקת נתונים: 1.10LT:1 Distributing מסגרות נתונים על פני ליבות, עם כל ליבה החלת את אותו עיבוד לשבר שלה.זה משמש לעתים קרובות במערכות מרובות ערוצים שבו כל הליבה מטפלת במצע של ערוצים.

הבחירה הטובה ביותר תלויה במבנה האלגוריתם ובתקשורת מול פנים. במערכות פרקטיות רבות, גישה היברידית עובדת היטב, איזון עומס וצמצום התלויות בין-core.

סינכרון ויציבות נתונים

כאשר ליבות מרובות גישה למשאבים משותפים, סינכרוניזציה הופכת חיונית.החומרים המושפעים, פעולות אטומיות ומחסומים הם תכונות סטנדרטיות ב- Multi-core DSPs. עם זאת, שימוש יתר של מנעולים יכול לקלקל ביצועים, כך מעצבים צריכים לשאוף למבנים נתונים ללא נעילה או תקשורת סינכרונית במידת האפשר.

קוהרנטיות של Cache היא אתגר נוסף. במערכת משותפת, ליבה עשויה לשנות נתונים כי ליבת נוספת יש חקוקה.ללא מנגנוני קוהרנטיות חומרה, הליבה השנייה עשויה להשתמש בערכים מסולקים.DSPs מודרניים רבים-core לעתים קרובות לשלב snoop מבוסס או ניהול נתונים מבוססי-מנהל, אבל אלה מוסיפים עצלות וכוח.

« סובלנות וזיהוי שגיאות

מעבר לחידוש בסיסי, DSPs רב-core יכול ליישם מנגנוני אמינות מתוחכמות:

[ה]הוציאה להורג: [ה], [ה], [ה], [ה], [ה], [ה],] שתי ליבות [ה] מבצעים את אותו זרם הוראה, ומבצע בודק תוצאות.
(ב) ⁇ :0 (ה-Watchdog Timersrea:FLT:1) A הליבה שולחת באופן זמני "פעמי לב" לכלב השמירה.
(בלטינית:0) ב- Self-Test (BIST): 1FLT:1 בסטארט-אפ או בתקופות של idle, ליבות להפעיל אבחון כדי לזהות תקלות או שגיאות זיכרון תקועים.
(FLT:0) תקנון קודים (ECCIRLT): 1 Protecting caches וזיכרון ראשי עם ECC מאפשר שגיאות חד-ביט יחיד להיות מתוקן ושגיאות כפולות-bit כדי להיות מזוהה.

תכנון מערכת רב-core אמינה דורש לבחור את השילוב המתאים של טכניקות חומרה ותוכנה ולוודא כי כיסוי שגיאות עומד בדרישות האישורים של היישום.

מערכות Multi-Core DSP

אפשרויות לפלטפורמת חומרה

הצעד הראשון ביישום הוא בחירת מכשיר רב-הספקי של הרב-ריביות (DSP) המתאים לקריטריונים מרכזיים כוללים את המספר ואת סוג הליבות (למשל, נקודת קבוע מול נקודת צף), מהירות השעון, גודל הזיכרון ופס רוחב פס, על מאיצים על שבב, ו- I/O ממשקים מובילים כוללים:

(FLT:0)Texas Instruments (TI):Felo:1 משפחת TMS320C66x מציעה עד שמונה ליבות C66x עם תמיכה קבועה ונקודת צף, בתוספת מעבד רשת לעיבוד החבילה.
(FLT:0 NXP (לשעבר Freescale): FLT:1 , MSC8157 כולל שישה ליבות SC3850 עם מאיצים בסיס MAPLE-B, מיקוד תחנות בסיס 3G/4G.
(FLT:0)CEVA:IRFLT:1 , CEVA-XC16 ו- CEVA-BX2 ליבות משמשים לעתים קרובות ב-5G ו- AI Edge יישומים, שניתן להגדירם עבור רב-coreים.
(FLT:0)Xilinx /AMD Zynq UltraScale+:Fillo:1 התקנים heterogeneous שילוב של ליבות ARM עם לוגיקה הסתברות ו- DSP48 בלוקים מאפשרים יישום רב-core DSP מותאם אישית.

הבחירה צריכה גם לשקול כלי פיתוח, כולל מדפים, מבולגרים וכלים פרו-פרופילים, המשפיעים מאוד על הפרודוקטיביות.

תוכנה מסגרת ומודלים תכנות

פיתוח תוכנה עבור Multi-core DSPs דורש מעבר לתכנות חד-פעמיות.מודלים נפוצים כוללים:

(FLT:0) OpenMP:BuildFLT:1 , API עבור תכנות מקביל משותף המשתמש הנחיות ללחלאות מקבילות וסעיפים.זה מתאים היטב לאלגוריתמים מקבילים של נתונים על אלגוריתמים רב-core הומוגניים.
(FLT:0) OpenCL:BuildFLT:1) A מסגרת מחשוב heterogeneous על פני CPUs, DSPs ו GPUs.It חושפת מודל פלטפורמה עם קבוצות עבודה ופריטים עבודה, נותן שליטה מפורטת על תנועת נתונים.
(ב) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(FLT:0) מערכות הפעלה בזמן אמת (RTOS): ראטמב 1 , רבים של ספק DSPs לרוץ RTOS קל משקל כגון TI-RTOS או לוח זמנים חשוף המקצה משימות ליבות ולנהל תקשורת בין-core.

בחירת מודל תכנות משפיעה הן על מאמצי הפיתוח והן על יעילות זמן ריצה. עבור ביצועים מקסימליים, מפתחים לעתים קרובות משלבים גישות - שימוש ב- OpenMP עבור מקבילות בתוך הליבה והודעה מפורשת העוברת לתיאום בין-core.

בדיקה, אימות ווויכוח

מערכות Multi-core מציגות אתגרים ייחודיים של בדיקות.גזעי נתונים, מבוי, ותלויים בתזמון עדין יכולים להיות קשים מאוד לשכפל את התרגילים המומלצים כוללים:

(FLT:0) סימולטורים של מחזור 1 (מחזור) ממוכרים מאפשרים אימות פונקציונלי מוקדם והערכה ביצועים לפני סיליקון זמין.
(FLT:0)Hardware-in-the-Loop (HIL) Testing:FreaLT:1 Connecting the DSP Board to Real-world קלטs (למשל, אותות RF, נתוני חיישן) ו- ניטור תפוקה מאמת את המערכת בתנאים ריאליים.
(בלטינית:0) זריקות Fault: 1 בינואר) זיכרון מושחת או הזרקת שגיאות מעט בודק את מנגנוני הסובלנות השגויים ומבטיח שהמערכת מגיבה נכון.
(FLT:0)Trace ו- Profiling Tools:FreaLT:1 ; לא פולשנית של חומרה מודולים (למשל, טייפ בויפר) ללכוד ביצוע הוראה וגישה לנתונים, המאפשר ניתוח לאחר המוות של באגים נדירים.

אימות תורו הוא חובה עבור מערכות קריטיות בטיחות (למשל, DO-178C ב avionics, IEC 61508 עבור בטיחות תעשייתית). עיצובים רב-core חייבים להוכיח כי חלוקת היא חזקה וכי פגמים אינם להפיץ על פני ליבות.

השתמש במקרים ויישומים אמיתיים

ארכיטקטורות DSP Multi-core משתרעות על פני מגוון רחב של תעשיות.כאן אנו מדגישים שלוש דוגמאות ייצוגיות.

5G ומעבר ל- Baseband Processing

תחנות בסיס מודרניות חייבות לעבד אותות MIMO מסיביים עם מאות אנאנטנות. Multi-core DSPs להתמודד עם משימות כגון הערכת ערוצים, precoding, ו FFT / IFFT עיבוד חברות כמו אריקסון ו- Nokia משתמשים במערך DSP רב-core ביחידות הרדיו שלהם.ההיקף של פלטפורמות אלה מאפשר למפעילים לפרוס את אותה הבסיס עבור להקות תדרים ואנטנות שונות.

רדאר ולוחמה אלקטרונית

מערכות מכ"ם צבאיות דורשות עיבוד כמויות עצומות של נתוני הדופק בזמן אמת. Multi-core DSPs ליישם אלגוריתמים מתקדמים כמו עיבוד הסתגלות של זמן חלל (STAP) ו- beamforming. ליבות Redundant לספק את האמינות הדרושה לפעולה קריטית משימה, בעוד שמידתיות מאפשרת שדרוגים ככל שהאיומים מתפתחים.

אודיו מקצועי ו Acoustics

קונסולות שילוב דיגיטליות גבוהות, קולברים פעילים, והענקת מערכות להשתמש ב- Multi-core DSPs כדי לנהל עשרות ערוצי אודיו עם רשתות עיבוד מורכבות (EQ, דינמיקות, reverb מהפכת) את הגמישות הנמוכה ויעילות האנרגיה של ארכיטקטורות רב-core הם חיוניים הן איכות אודיו וניהול תרמי במכלים.

מגמות מתפתחות בעיצוב Multi-Core DSP

הנוף של DSPs רב-core מתפתח במהירות.כמה מגמות מעצבות עיצובים עתידיים:

(FLT:0) אינטגרציה heterogeneous:FLT:1 עתיד רב-core DSPs לשלב ליבות DSP מסורתיות עם מאיצים AI, RISC-V ליבות, ולוגיקה ניתנת לחיזוי על אחד למות, המאפשר עיבוד יעיל יותר ללמידה עמוקה בנוגע לקצה.
(FLT:0 צ'יפס ו- Advanced Packaging:FreaLT:1 במקום שבבים מונוליטיים, Multi-core DSPs עשויים להיות בנוי מעמודי שבב המחוברים באמצעות מתווכים בעלי רגישות גבוהה (למשל, אדריכלות האינסוף של AMD) זה מאפשר שילוב של אבני תהליך שונות לביצועים אופטימליים ועלויות.
(FLT:0) ,Software-Defined Reliability:BuildFLT 1:1 כפי דרישות הסמכה להיות גמיש יותר, אנו נראה סובלנות מבוססת תוכנה (למשל, סובלנות מבוססת אלגוריתמי) משלימה מנגנוני חומרה, צמצום סיליקון מעל פני.
(FLT:0)Automated Toolchains: Compilers and Map Tools ינהלו יותר ויותר משימות אימוניות והקצאת זיכרון עבור ספקי DSP רבים, מה שהופך מקבילות לנגישות למומחים בתחום ללא ידע חומרה עמוק.

מסקנה

יישום ארכיטקטורות DSP רב-core עבר מאסטרטגיה נישה לגישה מרכזית להשגת יכולת ואמינות בעיבוד אותות ביצועים גבוהים. על ידי התייחסות בזהירות לתקשורת בין-core, חלוקת משימות, סינכרוניזציה, וסובלנות אשמה, מהנדסים יכולים לבנות מערכות המספקות מערכות המספקות גבוה באופן דרמטי באמצעותput, יעילות אנרגיה טובה יותר, ופעולה חזקה בתנאים שליליים.

כדרישות של 5G, AI בקצה, ומערכות אוטונומיות ממשיכות לעלות, רב-core DSPs יישארו אבן הפינה של עיבוד אותות בזמן אמת. להשקיע בסיס ארכיטקטוני מוצק היום מגדיר את הבמה למוצרים מדרגיים ואמינים מחר.