Table of Contents

מבוא ל- Delta Modulation in Custom ASIC Design

צורת דלתא (DM) היא טכניקה בסיסית בהמרות אנלוגית-דיגיטלית המקודמת אותות על ידי לכידת ההבדל בין דגימות רצופות ולא הערך המוחלט של הפשטות הטבועית שלו – תוך הסתמכות רק על מהנדסים חד-ביטאליים וגורם אינסטלטור בפרוטוקולים של מערכת השמעה-הלח-מטען שהיא אטרקטיבית במיוחד ליישום במשלבי ביצועים מתקדמים (ASIC) אשר מספקים ליישומים מתקדמים, כאשר הם יעילים אלה, כלומר, כלומר, כלומר, כלומר, מערכות בקרה יעילה, כלומר, יעילות מבוססת-מסלולארית-מסלולארית, בין מערכות ניהולית, כלומר, בין מערכות ניהולית, יעילות מודרנית, בין מערכות ניהולית, יעילות מבוססת-עולם-מחדש, לבין יעילות מבוססת-מחדשנית-מחדשנית-מחדשנית-עולם-מחדשנית-מחדש, בין מערכות ניהולית-מחדשנית-עולם-מחדש-מחדש, כאשר הן אטרקטיבית, באופן יוצא דופן, בין מערכות ניהולית, לבין יעילות מבוססת-מחדש-מחדש-מחדשנית-מחדש, בין מערכות ניהולית-מחדש-מחדש-מחדש-מחדש-מחדש-מחדש-מחדש-מחדש-מחדש

מה זה Delta Modulation?

צורת דלתא שייכת למשפחה של תוכניות קידוד חיזוי.במקום לייצג את גודל הדגימה, היא משדרת מעט יחיד למדגם המציין אם אות הקלט גדל או ירד יחסית לערך המשוחזר הקודם.מרכיבים הליבה כוללים מתאם, ממריץ (מתאים) מערכת חד-לשונית (מתאים), ו-1 סיביות-bitizer.

שיעור הפלט שווה את תדירות הדגימה, מה שהופך את דלה מודולציה יעילה באופן טבעי עבור יישומים שבהם רוחב פס מוגבל.פשטות החומרה - לא מסננים דיגיטליים מורכבים או ממירים מרובביטים - עובר ישירות לאזור מת קטן יותר וצריכת חשמל נמוכה יותר ב ASIC.לקריאה נוספת על התיאוריה הבסיסית, מתייחס ל-FLT:0Analog' Introduction to Modulation deltaFLT:1.

עקרונות מרכזיים

  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0)1Bit Quantizer:FLT:1 מיוצר גבוה (לוגיקה 1) אם השגיאה חיובית, או נמוכה (לוגיקה 0) אם שלילי. זרם בינארי זה הוא פלט דלה-מתמדן.
  • (ב) ⁇ :0 (בקיצור:0) ,1) מאמת את הצעדים השגיאות הקוונטיים כדי לשחזר את האות.ב ASIC, זה לעתים קרובות מיושם כעיגול מחלף או מתווך דיגיטלי להאכיל DAC.
  • (FLT:0)Sampling clock: FLT:1 Determines את קצב ה bit ואת רזולוציה סחר-off. שיעורי שעון גבוה להפחית רעש קוונטי, אך להגדיל את דרישות הכוח ורוחב הפס.

היתרונות של שינוי דלתא ב- ASICs

יישום של סיליקון מותאם ישירות בסיליקון מותאם אישית מגביר את היתרונות הפנימיים שלה תוך הוספת יתרונות ייחודיים ברמת המערכת.למטה אנו מרחיבים את היתרונות הליבה שהוזכרו קודם לכן, מתן קשר הנדסי עמוק יותר.

מבצע מהיר

ניתן לתכנן את ASICs מותאם עם אדריכלות ייעודית, מקבילים כי תהליך דלה מודולציה בשיעורים רב-ג'יגהרץ. בניגוד ל-DSPs או FPGAs, הנתיב הלוגי ב ASIC מותאם לזרם ספציפי, צמצום עיכובים של הפצת פרופיל.עבור קישורים מהירים (למשל, נתונים ממירים עבור תחנות בסיס 5G או מערכות מכ"ם), החלטה פשוטה של 1bit ללא פתרונות מבוססי קוד פתוח ללא פתרון.

צריכת חשמל נמוכה

היעדר מסננים רב-ביט ADCs, מסנני דיצימציה, ואפיינים זיכרון גדולים מפחיתים באופן דרסטי את הכוח הדינמי.המחזור הליבה של דלתא - מתווך, קוונטין, אינגרטור - יכול לפעול עם ספירת טרנזיר מינימלית.בחיישנים המופעלים על ידי סוללות ומכשירים רפואיים מושתלים, כל ספירות ננוקול; DM מבוסס ASIC לעתים קרובות צורכת FLT:0 מתקופות של אנרגיה מתקדמות יותר מ-F.

שטח Dקומפקטי

תוך שימת דגש על כל הפונקציה של ההרחבה של ASIC Die חוסך שטח לוח משמעותי בהשוואה לרכיבים דיסקרטיים (למשל, דגימת, מפרשים, אינטגרטורים פסיביים) בצבים עמוקים מודרניים (submicron) (28 nm, 16 nm, או קטן יותר), הקומייזר והטגרטור דורשים רק כמה מאות שערים, משאיר מקום עבור אותות דיגיטליים נוספים או מרובים זה הוא מעקב.

התאמה וגמישות

מעצבים ASIC יכולים להתאים כל היבט של מודולר דלה ליישום המטרה. פרמטרים כגון גודל שלב, אינטגרציה קבוע, ו- לולאה מסנן תכונות ניתן להקשה או להפוך את התוכנית חלקית באמצעות רישומים.לדוגמה, מתאם דלה מודולטור (ADM) אשר מאמת את גודל הצעד דינמי כדי להפחית עומס יתר יכול להיות מיושם עם מכונה פשוטה, אופטימיזציה בחומרה עבור שניהם מהירות אישית של אנרגיה.

המונחים: Custom ASICs

בניית מודולציה חזקה ASIC דורש תשומת לב זהירה למספר פרמטרים עיצוב אנלוגי ודיגיטלי.התתתות הבאות מפרטות את הגורמים הקריטיים ביותר.

שיעור הנפיחות והגזימה

תדירות הדגימה חייבת להיות לפחות פעמיים רוחב הפס האות (קריטריון Nyquist), אבל בפועל DM משתמש יחס גבוה יותר מ- הרץ (למשל, 16× ל-64×) כדי לדחוף רעש קוונטי מחוץ ללהקה.עם זאת, עלייה של צריכת החשמל ומהירות ממשק דיגיטלי.

אדריכלות והחלטה

מודולציה דלתא מסורתית משתמשת 1-bit קוונטית, אבל multi-bit (למשל, 2 סיביות או 3 סיביות) קוונטים יכולים להפחית רעש קוונטי ולשפר טווח דינמי על חשבון מורכבות הפריסה וכוח.ב ASIC, את ה-IIizer יכול להיות מיושם כמו מהפך עם 2FLT:0NFLT:1 comparators.

« « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « «

את Integrator(s) במסלול משוב יש לפצות בזהירות כדי להימנע oscillation. Noise עיצוב הוא טבועה בלולאה: טעות קוונטית הוא מסונן גבוה, לדחוף רעש לתדרים גבוהים שבו ניתן להסיר על ידי מסנן קצר לאחר מכן.עם זאת, אם צו סינון לולאה הוא גבוה מדי, יציבות הופכת בעייתית.

ניהול חשמל ו- וולטאז סקרלינג

ב ASIC, הליבה של מודולטור פועלת לעתים קרובות במתח נמוך יותר (למשל, 0.8 V-1.2 V) כדי למזער כוח דינמי. Analog בלוקים כגון מחוקקים עשויים לדרוש אספקת מתח גבוהה נפרדת לחדר ראש.דרגים ובודדות של כוח-דומיין הם חיוניים.בנוסף, רשת חלוקת השעון חייבת להיות מעוצבת עם skew נמוך כדי למנוע ביצועים.

השלכות מיידיות ופרדוקסטיות

הטבע החתום המעורב של מודולציה דלתא דורש תכנון קומה זהירה. Analog ו בלוקים דיגיטליים חייב להיות מופרד כדי למנוע החלפת רעשים הפיכה דיגיטלית לתוך קומפוטור הרגיש ו integrator. Guard טבעות, בידוד עמוק nwell, ומגעים חתרניים ייעודי עוזר. Parasitic capacitances in the in the in the in the in the in the in the in ategrator משוב יכול לשנות את הזמן, כך פריסה ו-re-re-re-re-re-re-re-re-re-reshreshrere-re-reshreshreshreshreshreshre-reshrerere-re-reshreshreshre-re-re-re-reshreshreshreshreshreshreshre-re-reshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshreshrecereshreshre

אתגרים ומייגים בדלתא משתנים ASICs

למרות הפשטות שלו, דלה מודציה סובלת משני חפצים ידועים: (FLT:0slope overloadFLT:1 ו-FLT:2granular noisetureFLT 3: שניהם חייבים להיות מטופלים בעיצוב ASIC כדי להשיג ביצועים מקובלים.

סלייפ Overload

עומס סלייפ מתרחש כאשר אות קלט משתנה מהר יותר מאשר המדרון המקסימלי, האינטגרטור יכול לעקוב, גרימת שגיאות שיקום גדולות.זה בעייתי במיוחד עבור רכיבים קידוד גבוה או טראנסים מהירים כוללים:

  • (ב) ⁇ :0) הגדלת גודל הצעד: צעד קוונטי גדול יותר מאפשר למגרש לעקוב אחר אותות מהירים יותר, אך מגביר רעש גרניט כאשר האות איטי.
  • (FLT:0) מודולציה דלתא (ADM): 1 בגודל הצעד הוא מגוון דינמי מבוסס על דפוס ה bit האחרון (למשל, אם ארבעה ביטים רצופים הם אותו הדבר, כפול הצעד). ASIC יכול ליישם זאת עם שינוי פשוט-register ולוגיקה, הוספת חומרה מינימלית.
  • (ב) ⁇ (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

ניו יורק Noise

רעש גרנורי הוא דפוס המזהה שמופיע כאשר הקלט הוא DC או לאט משתנה.האוקטים הקוונטיים סביב הערך האמיתי, ומייצרים רצפת רעש נמוכה אך בלתי ניתנת לחיזוי (או גלוי).

  • (ב) [15] ,0 ⁇ : ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ,0) כפלת ה-Multi-bit קוונטית: (ב) יותר רמות להפחית את הטון הדלפק עלות המורכבות.
  • (ב) [15] ,ההסבר: ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

עבור צלילה עמוקה מעולה לתוך אלה עסקאות סחר, לראות את ה-FLT:0 [exas Instruments] יישום הערה על דלה מודולוציית: 1.

הטמעת זרימה עבור Delta Modulation בעיצוב ASIC

יישום מודולל דלה ב- ASIC מותאם אישית, לאחר זרימה סטנדרטית של עיצוב חתומה, עם שיקולים ייחודיים עבור הלולאה האנלוגי.

מודל מערכת-Level Modeling

מהנדסים מתחילים עם מודלים התנהגותיים בכלים כמו Verilog-AMS, Simulink, או SystemC-AMS שלב זה מגדיר את תדירות הדגימה, גודל שלב, צו שלב, צו ללאה ורזולוציה קוונטית.

עיצוב החזית-סוף

ה-conparator וה- integrator מתוכננים ברמת transistor. עבור יישומים מהירים, מארגן שונה לחלוטין (באמצעות pre-amplifier ו- regenerative latch) הוא טיפוסי.ה integrator עשוי להיות מעגל מחלף עם מגבר גבוה-gain תפעולי כולל רוחב פס, מזחלות, מפולת, מהפך, רעש, ורעש.

המונחים: Logigital logic Implementation

החלק הדיגיטלי מטפל בזרם 1 סיביות, לעתים קרובות צמיד פשוט או מכונה מדינה קטנה להתאמה.בעיצובים מתקדמים יותר, הצד הדיגיטלי כולל גם מסננים של דצימציה. Synthesis הוא פשוט כי ההיגיון הוא מינימלי. synchronization שעון בין השעון האנלוגי דגימה ותחום הדיגיטלי הוא קריטי - שימוש במקור שעון אחד עם התפלגות זהירה.

המונחים:

אימות פונקציונלי כולל סימולציות פינה מזוודה עם אותות הגורם עומס יתר רעש גרניט. Analog סימולציה signal סימולציה (למשל, באמצעות קדינס Spectre AMS) מבטיח לולאה אנלוגי להגיב כראוי. צ 'יפס יכול לשלב על שבבים DACs או נקודות מבחן כדי לבדוק את אותות משוחזר.

יישום של Delta Modulation ב- Custom ASICs

השילוב הייחודי של מהירות גבוהה, כוח נמוך, ואזור קטן הופך את דלה מודולציה ASICs אידיאלי עבור מספר שדות תובעניים.

תקשורת Wireless

בתדירות רדיו דיגיטלית (RF) קישורים, דלה מודולציה משמשת בתדירות בינונית (IF) מדגימות ומקלטים ישירות-conversions.התפוקה 1 סיביות ניתן להשתמש ישירות בהדגמה quadrature. Custom ASICs עבור 5G מסיבי MIMO או לוויינים Transceivers לשלב עשרות של ממודולטורים דלטה על שבב יחיד, כל פעולה ב- 2G / GS / The Low Power for 5G for ampremedexer to beagine) הוא קריטי עבור קובץ זה הוא יותר קריטי עבור קובץ: 1.FD.

עיבוד אודיו

קוד אודיו דיגיטלי נאמנות גבוהה לעתים קרובות להשתמש sigma-delta Modulation (יחס קרוב), אבל טיהור טהור נשאר בשימוש עבור קודים קוליים זולים ומערכות בין-קום. ב מכשירי שמיעה, a delta Modulation ASIC יכול לעבד אודיו עם FLT: 0less מאשר 10 מיקרוומנט 1LT כוח, המאפשר חודשים של שימוש מתמשך על מיקרופון יחיד מאפשר אינטגרציה עם גודל קטן.

חיישן Data Acquisition

חיישני תעשייה ורכב (temperature, לחץ, accelerometers) לעתים קרובות לייצר אותות משתנים לאט לאט. A delta Modulation ASIC יכול לנסח את אלה עם כוח נמוך מאוד, ולאחר מכן להעביר את זרם 1 סיביות מעל חוט אחד.פשטות של הממשק מפחיתה את עלות הכרלינג. עבור יישומים הדורשים רזולוציה גבוהה, oversampling וסינון דיגיטלי יכול להשיג ביעילות מספר סיביות (ENB) נמוך יותר מאשר שמירה על כוח.

מכשירים רפואיים

מכשירים רפואיים מותאמים לשומן כגון קוצרים, נוירו-סנסולוטורים, וצגים גלוקוז זקוקים ליעילות כוח קיצונית ואמינות.הדבת מודולציה ASICs מספקת המרה האנלוגית-למדתית עבור אותות ביו-כישור (ECG, EEG) עם ניקוז סוללה מינימלי.הפלט 1 סיביות ניתן לשנות ישירות על הקישור RFmetry, נוסף את הארכיטקטורה.

השוואה עם טכניקות חלופיות

כדי להבין היכן משתנה דלה, זה עוזר להשוות אותו עם תוכניות המרה נפוצות אחרות.

דלתא משתנה לעומת דופק-קודוציית (PCM)

PCM מקודמת כל דגימה עם ביטים מרובים, מציע פתרון גבוה אבל דורש ADC מורכב (למשל, הצלחה-approximation או צינורות) PCM גם צריך מדגם מדויק ו- החזק וממשק דיגיטלי רב-ביטה. דלתא מודולציה פתרון עבור חומרה פשוטה יותר. עבור יישומים הדורשים SNR בינוני (30-60B) והיכן שטח כוח ומוגבל, D90 מנצח טוב יותר.

דלתא משתנה לעומת שונה Pulse-code Modulation (DPCM)

DPCM גם מקודמת הבדלים, אבל משתמש ב- Multi-bit קוונטים עם צופה.זה מציע יותר SNR מאשר DM עבור אותו קצב ביט, אבל החיזוי מוסיף מורכבות.ב ASIC, DPCM דורש יותר שערים ודיוק אנלוגי.DM הוא מעדיף כאשר האות יש תוכן קידוד גבוה וכאשר הפתרון הפשוט ביותר הוא הרצוי.

דלתא משתנה לעומת Sigma-Delta Modulation ( ⁇ )

ממודולים של Sigma-delta מציבים את האינטגרטור לפני הקוונטים, המאפשר רעש חזק בעיצוב עם לולאות סדר גבוהות יותר. ⁇ הוא הבחירה הדומיננטית עבור אודיו ומדידה של רזולוציה גבוהה (עד 24 ביטים) עם זאת, ⁇ כרוך מסננים דיצימציה כי לצרוך כוח דיגיטלי משמעותי ואזור. עבור יישומים במהירות גבוהה מאוד, מתון (למשל, כלומר, על רוחב פסטה, לעתים קרובות יותר מהיר יותר), כלומר, כלומר, אופטימיזציה של ⁇ (D) ו-בייטבייטבייטבייטבייטבייטבייטים מהירים יותר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, יותר מהיר יותר של פילטרים יותר מהיר יותר מהיר יותר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, פילטרים יותר של פילטרים מהירים יותר מהיר יותר, כלומר, כלומר, כלומר, כלומר, פילטרים יותר של פילטרים דיגיטליים פשוטה יותר מהיר יותר מהיר יותר, כלומר, כלומר, פילטרים יותר מהיר יותר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, פילטרים יותר מהיר יותר של פילטרים מהירים יותר, ⁇ פילטרים יותר, כלומר

מגמות עתידיות ב- Delta Modulation ASICs

טכנולוגיות מתפתחות ודרישות יישומים ממשיכות לדחוף את המודולציה של דלה לשטח חדש.עם קשקשים מתקדמים (7 nm ולמטה), ממודולטורים דלתא יכולים להגיע לשיעורי השעון מעבר ל -10 GHz, המאפשרים sampling ישיר-RF עבור 6G תקשורת. חומרה מלאכותית משתמשת יותר ויותר ב- delta Modulation עבור רשתות עצביות מונעות אירועים, שבו זרם 1 סיביות מצביע ישירות על תזמון, בנוסף, ב-mati, באדריכלות רלוונטיות, כאשר הם כוללים ביצועים אנלוגיים (ret) עם ביצועים.

מסקנה

צורת דלתא, כאשר מיושמת ב ASICs מותאם אישית, מספקת תערובת משכנעת של מהירות, יעילות כוח, עיצוב פשטות לעיבוד אותות ביצועים גבוהים. על ידי אופטימיזציה רק שינויים האות, זה מפחית את רוחב הפס הדיגיטלי ומצמצם מורכבות חומרה. מהנדסים חייבים לטפל בעומס יתר על המידה ורעש גרפיטי באמצעות בחירה זהירה של גודל שלב, לולאה, ואולי אלגוריתמים מתאימים, אבל הניפי המסחר הם ברורים היטב ומאפשרים של ביצועים משפטיים ולהוביל את דרישות אבטחה אלחוטית להמשיך עיבוד אופטיים של מכשירים ניידים.