יישום מסננים Iir עם נקודה קבועה אריתמטי ב Dsp Chips: הפרקטיקה הטובה ביותר

Mastering-Point IIR Filters on Embedded DSPs

יישום תגובה בלתי סופית (IIR) מסננים על מעבדי אותות דיגיטליים קבועים (DSPs) דורש שילוב של ניתוח מספרי קפדני והבנה עמוקה של חומרת היעד. בעוד שקידוד צף מפשט את המתמטיקה, סט קבוע נשאר הבחירה הדומיננטית עבור מערכות הנדסיות גבוהות, מערכות מוטבעות כוח.

יסודות של נקודה קבועה אריתמטית במערכות IIR

מדוע דומינים קבועים נשמטים DSP

מעבדי נקודת קבוע צורכים באופן משמעותי פחות שטח סיליקון וכוח מאשר עמיתיהם הצף.A יחיד 16 סיביות Multiply-Accumulate (MAC) המבצע דורש רק חלק מהמשאבים הלוגיים הדרושים עבור Mac חד-חשיבות צף יחיד-מישע (ביישומים מיקוד מכשירים מופעלים סוללות או מערכות בעלות ספירת גבוה, זה מוריד ישירות את הצעת החומרים (BO) ואת החיים התפעוליים.

פורמט Q ו-NERERIC REpresentation

במערכות קבועות, מיקום הנקודה העשרונית נקבע: ה-FLT:0.003spleLT:Q פורמט FLT:2sFLT 3 specifies כמה ממצילים לחלקי דיוק teger ושבריריים. A Q15 משתמש 16 ביטים בסך הכל (1 bits, 15 שבריריות), המייצגים ערכים מ-1.0 ל-999 מספר זה עשוי לעתים קרובות ל- QF1, ל-Q1, אך ורקמותק, לעומת זאת, לעומת זאת, לעומת זאת, ריבועים.

החלטות ארכיטקטוניות קריטיות עבור מסננים קבועים של IIR

טופס I vs. Direct Form II

(הופנה מהדף משוואה ההבדל המסנן היא ההחלטה החשובה ביותר המשפיעה על ביצועים מספריים.מבנה ה- Direct Form II משתמש בפחות קווי עיכוב, אך מתמקדת ברווח המסנן המלא בעיכובים החוזרים.זה יוצר סיכון גבוה לזרימה פנימית אם המדינות אינן מסולמות כראוי, שכן הצומת הפנימי יכול לגדול הרבה מעבר לסימן הקלט.

תקן Cascaded Biquad

אין יישום קבוע צריך ישירות לממש הזמנה גבוהה (למשל, סדר 8) העברת תפקוד כסעיף מונוליטי יחיד.הרגישות של קידוד coefficients להגדרה גדלה באופן אקספוננציאלי עם סדר מסנן. על ידי שבירת הפונקציה ההעברה לתוך ריבוע:0casd חלקים מסדר שני (SOS) או biquadsFLT:1, הקטבים הם קבוצה לתוך זוגות מורכבים, מנפחים מוקדם יותר מטווח גבוה עם סימפוניים בינוני עם מדרגה ראשונה.

אסטרטגיות יישום עבור Quantization ו Scaling

קוגניציה יעילה ומיקום פולני

קידוד מסנן המיועד דיוק כפול חייב להיות מוגדר עד קצה המילה היעד קבוע.ההההה זה מניע את מיקומים הקוטב האידיאליים. מסנן יציב לחלוטין בנקודת צף יכול להיות יציב או לא יציב לאחר קוונטיזציה. מהנדסים חייבים לבצע בדיקה של יציבות לאחר הפחתת יציבות, אימות כי כל גודל הקוטב הקוונטי הוא רק פחות מ 1.0.

ניהול אותות פנימיים ו Scaling

האופי הרציני של מסננים IIR אומר שערכי הצומת הפנימיים יכולים לגדול גדול, אפילו עם קלטות צנועות.לדוגמה, מחזר גבוה-Q יכול להגביר קלט קטן על ידי גורם של 100 או יותר בתוך לולאת משוב שלה.כדי למנוע התעלות, גורם מדרגת קלט (לעתים קרובות שינוי הגיוני) יש להציג.

(ב) 1

אם הרווח המקסימלי של תפקוד ההעברה מ-FLT:2 ל-FLT 3: הוא G, אות הקלט חייב להיות בקנה מידה על ידי FLT:4 (או כוח של 2 approximation) כדי להבטיח לא יתר על פני זרימת הנתיב. עבור מערכות הזמנה גבוהה יותר, כל שלב דו-ממדי דורש ניתוח מדרג משלו על בסיס רווח מקסימלי שלה.

מינוף ה-Uber and Saturation

רוב DSPs נקודה קבועה תכונה 40-bit או 56-bit accumulator. זה רחב לרשום מצטבר תוצאות של פעולות מתוכפלות ללא ירידה מדויקת.האתגר מתרחש כאשר התוצאה של 40 סיביות חייב להיות מאוחסן בחזרה לתופעמות 16 סיביות או 32 סיביות מיקום זיכרון.

מלכודות נומריות ושיקום

גבולות ושטחי מתים

מסננים קבועים IIR יכולים להציג oscillations עצמיים הנקראים מחזורי הגבלת מחזורים אפילו עם אפס קלט. מחזורי הגבלת גרנורי נגרמים על ידי עיגול שגיאות בכפלה חוזרת של המוצר: 5 מעוגל כדי להתאים את אורך המילה, השגיאה העגולה יכולה לצבור.אחד אמצעי זהירות סטנדרטית היא ליישם אזור מת: כאשר הקלטים והמדינה משתנה מתחת לסף של טמפרטורה קטנה, מוגדר גם כן, בתנאי אפס, או מנקה באופן קבוע של רעש.

פילטרים High-Q ו-Narrow-Band Filters

פילטרים של Narrow-band IIR עם גורמי Q גבוהים רגישים במיוחד להגדרה יעילה.שינוי זעיר ב- Denominator coefficients יכול לשנות את תדירות המרכז או רוחב פס משמעותי. עבור מקרים כאלה, לשקול שימוש ב-FLT:0lattice מסננים deLT 1 או FLT:2state-space Structures FLT 3, אשר מציג רגישות נמוכה יותר על חשבון משותף (בנוסף, באמצעות חישוב כפול).

מתודולוגיות אימות ואימות

סימולציה נכונה ו-Co-Simulation

אמון ביישום קבוע ללא סימולציה הוא מסוכן מהנדסים חייב להפעיל את התקני קוגניפיטים הקוונטים המדויקים ואת פעולות קבוע סטויציה נקודה סטויציה דרך מודל קצת אמת לפני פריסה לחומרה.כלי כמו MATLAB קבוע-Point Designer או מודלים סטנדרטיים C עם ריצוף וסבב של איתנים המאפשרים לסימולציה זו.

Hardware-in-the-Loop (HIL) Testing

לאחר שהפילטר פועל על המטרה DSP, אימות נע לדומיינים החומרה.הזרקת וקטורים ידועים - כגון דחף יחידה, צעד גלי חטא בתדרים קריטיים, וסימנים רב טון - מאפשר למהנדס להשוות את הפלט בפועל DAC נגד הפלט המדומה.ניתוח ספקטרלי של הפלט יכול לחשוף עיוותים הרמוניים בלתי צפויים הנגרמים על ידי חישוק פנימי או מחזורים.

מבחן יחידה עבור Robustness

קוד הייצור צריך לכלול בדיקות יחידות עבור מקרים קצה:

• (ב) ,0) יציבות: ⁇ FLT:1 , הנחה ערך DC קבוע ואמת את התפוקה מתיישבת בתוך גבולות מוגדרים.
• (ב) ויקרא י"א: ויקרא י"א: "וַיֹּאמֶר עַמֶר עַל הָאָרֶץ הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא הוּא
• (ב) ,0) ,Zero-input Recovery: FLT:1 החל קלט גדול ולאחר מכן להסיר אותו.
• (ב) ,0) החלמה: ⁇ 1:1 , הנחה אות כי יישב את המתווך ואמת את הפלט מחלים בצורה חלקה כאשר האות מוסר.

מסקנה

יישום מסננים IIR עם סטיקה קבועה על שבב DSP נשאר משימה תובענית אך הכרחית עבור מהנדסי מערכות משובצים. יישום מוצלח דורש תכנון זהיר בשלושה תחומים מרכזיים: אדריכלות (העברת ריבועים על פני חלקים מסדר גבוה), סקאלה (ניהול אותות עלייה בתוך אורך המילה הסופי), ואימות (ההתתתת סימולציה מעט נכונה ובדיקה קפדנית HIL).