קווי עיכוב פעילים הם מרכיבים חיוניים לעיבוד אותות, המאפשר התאמות תזמון מדויקות עבור מגוון רחב של יישומים. בעוד קווי עיכוב פסיביים - כבלים אקולוגיים, רשתות LC, או מכשירים אקוסטיים - מעכבים קבועים פשוטים, הם חסרים גמישות ויכולים להציג אובדן משמעותי של אותות פעיל שורות, בנוי סביב מגברי הפעלה (op amps), לספק חלופה צדדית והתאמה.

המונחים: Active Delay Lines

קו עיכוב הוא כל רשת שמשנה את ציר הזמן של אות קלט על ידי כמות מבוקרת ללא - באופן אידיאלי - אלטרו את הגלים שלה. בצורת אנלוגיה, הגישה הנפוצה ביותר היא בערך זמן טהור עיכוב באמצעות פונקציה העברה ליניארית של הצורה (FLT:0H(s) = ELT:1-sTFreave: 2LT3, כי פונקציה העברה ליניארית מדויקת של טופס כגון פילטרים, כגון פילטרים, או פילטרים, כגון פילטרים, כגון פילטרים, כגון פילטרים, או פילטרים, ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

קווי עיכוב פעילים מציעים מספר יתרונות על יישום פסיבי:

  • (ב) ניתן לשנות ערכים מנוגדים או קיבולים, לעתים קרובות עם רב-עוצמה, רב-עוצמה דיגיטלית, או מערךי capacitor.
  • (ב) שליטה:0 (Gain control: FLT:1) יכול לספק רווח אחד או אפילו הגדלה לפצות על אובדן אותות בשלבים קודמים.
  • (ב) ,0) , ניכויי קלט גבוה / תפוקה נמוכה: FLT 1 1 Buffers Active למנוע אפקטים טעינה, מה שהופך את זה קל לשקד מספר רב של מחסומים.
  • (ב) [15] ,0) ,ב"ל: "הבא" (ב"ב) נמנע מעיכובים קו-שיקליים או שידורים עבור אותות נמוכים.

עקרונות עיצוב באמצעות Op Amps

הליבה של קו עיכוב פעיל מבוסס אמפ הוא integrator או שלב מסנן כל-pass.העיכוב הפעיל הפשוט ביותר משתמש ב- integrator עקב אחריו buffer ללא-inverting.התפוק integrator הוא רמפה כי לנגב את הקלט על ידי שינוי של 90 מעלות, אבל עבור עיכוב זמן-דומיין אחד יכול להשתמש במערכת היחסים בין הזמן לבין עיכובים דיגיטליים עבור קבוצה קטנה של פילטר (F) הוא לעתים קרובות.

(ב) עיין בפרשת [[המאה ה-20]] ב[[1924]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]

המונחים:

קו עיכוב פעיל קלאסי משתמש מסנן קו כל-פס ראשון שנבנה סביב mp יחיד.התפקוד העברת המעגל עם Ri=RirFLT:0fcioFLT:1=R הוא:

(ב) ויקרא י"א): "[2] ;2 [ו] ויקרא: ויקרא י"ד]:" (ב] ויקרא י"ד:2;

העיכוב של הקבוצה הוא קבוע (FLT:0) ⁇ = 2RCIRELERERERR:1 לכל התדרים.תצורה זו דורשת תנופה מאוזן וכובע המחובר מההתביעה הלא-מסוגה לקרקע, משום שתגובת הגודל היא אחדות בכל התדרים, היא אינה מציגה עיוות חד-פעמי, שכן עיכובים נוספים, מספר שלבים מגובהם הם לדוגמה, 3 פילטרים של רוחב פסים:

אלטרנטיבה היא הגישה מופנית של אינגרטור. An amp integrator (עם capacitor משוב) ואחריו גורם Schmitt או מארגן יכול לייצר עיכוב כאשר נעשה שימוש כחלק מ multivibrator monostable. עם זאת, שיטה זו מתאימה יותר הדופק עיכוב ותזמון מאשר כדי גליגולציה.

בחירה ו Sizing

הצלחתו של קו עיכוב פעיל תלויה בבחירת רכיבי ה-Amp ופסיביים הנכונים:

  • (FLT:0) מבצע Amplifier:FLT:1 בחר מכשיר עם מוצר בעל ערך מוסף (GBW) לפחות 10-20 פעמים את התדירות הגבוהה ביותר של עניין.עבור קו עיכוב טיפול 10 אותות MHz, amp עם GBW > 100 MHz הוא רצוי. Unity-gain יציבות הוא חיוני; ספקטרום רחב רבים נועדו לרווחים 10 אותות MHz, במיוחד עבור התקנים נמוכים (D2) או נמוך יותר (D2D)
  • (FLT:0) רקטורים ו Capacitors: FIRLT:1 ), השתמש בהתנגדות מדויקת (0.1% סובלנות, טמפרטורות נמוכות coefficient) ו C0G /NP0 קרמיקה עבור עיכוב יציב.טמפרטורות משתנות ישירות את המוצר ה-RC ובכך את העיכוב.עבור עיכובים טונופול, השתמש במטר חזק בסדרה עם התנגדות קבועה כדי להגדיר טווח דיגיטלי חזק (למשל, Ig 51) לשימוש באמצעות קליברציה אוטומטית.
  • (FLT:0)Power Supply Decoupling:FLT:1 Place) 0.1 μcapacitors קרמיקה ליד כל סיכה כוח ו 10 מיקרו אלקטרוליטי על הלוח. Noise על ההיצע משנה את נקודות ההטיה הפנימי של mp, המציג Jitter.
  • (FLT:0) אינטגרליות: FIRLT:1) לשמור על עקבות קצרות, להשתמש במטוס קרקע, וקטעים אנלוגיים ודיגיטליים נפרדים. עבור ארקדי שלבים רב-שלביים, לספוג כל פלט שלב עם נהג בעל השפעה נמוכה כדי להימנע מטעינה בין-שלבית.

עיצוב עיכובים מתאימים

עיכוב מותאם נדרש לעתים קרובות לפצות על וריאציות תזמון ברמה המערכתית.שיטות נפוצות כוללות:

  • (ב) ⁇ :0) התנגדות בלתי ניתנת לערעור: 1FLT:1 Replace R בפילטר הפאסיבי עם מדמ"ר.העיכוב משתנה באופן ליניארי עם התנגדות, אך יש לקחת טיפול כדי לשמור על נטייה נמוכה.
  • (FLT:0Switched capacitor מערכי: ההרחבה:1) השתמש במספר רב של קפקאים קבועים שהועברו / לא עם מתגים אנלוגיים (למשל, CD4066) כדי לבחור שלבים עיכוב דיסקרטי.
  • (FLT:0Current-steering DAC:IRLT:1) A מכפיל DAC יכול לשנות את התנגדות משוב תחת שליטה דיגיטלית, המציעה החלטה טובה.
  • (FLT:0)Digitally מבוקר רבי עוצמה (DCPs): 1FLT:1 ICs כמו AD5241 לספק ממשק דיגיטלי לא-volatile כדי להגדיר התנגדות מ 0 עד 100 k ⁇ ב 256 שלבים.שלב עם קיבול קבוע עבור עיכוב תוכנית.

עבור טווח עיכוב רחב, שלבים מרובים של קסקיה שבו העיכוב הכולל הוא הסכום של כל שלב.אם כל שלב מספק 0-50 ns, ארבעה שלבים לתת 0-200 ns ב 200 מדרגות (באמצעות 8 סיביות DCPs).

תגיות: Signal Synchronization

קווי עיכוב פעילים פותרים את הבעיה הבסיסית של התאמת אותות אשר עברו אורכו של נתיב שונה או הדורש התאמה יחסית לתזמון.הסעיפים הבאים מכסים משימות סינכרוניזציה מפתח.

שחזור והנתונים

במעגלים דיגיטליים מהירים, להחליק בין נתונים וקווי השעון יכול לגרום להגדרה / לעכב הפרות. קו עיכוב פעיל המוכנס בדרכי השעון יכול להתאים את קצה השעון למרכז העין. כי קווי עיכוב אנלוגיים לשמר את צורת הגלפור טוב יותר מאשר רשתות דיגיטליות, הם מועדפים בעיצובים גבוהים (>100 MHz).

לדוגמה, בממשק SDRAM, קו עיכוב הניתן לתוכנה (למשל, באמצעות ה- OPA2356 כפול mp) יכול לייצר עיכובים של 50 ps כדי להתאים את ה- DQS סטרבה עם הנתונים.טכניקה זו משמשת גם ב- FPGA קלט buffers לשולחן אוטובוסים מקבילים.

« « « RANERNA BEAM Steering

(הופנה מהדף DSD) דורש עיכובים מדויקים של זמן בין אלמנטים לצורה ו-Hoams (בעוד שמשמרות שלב נפוצות עבור אותות פס צר, עיכוב זמן אמיתי (TTD) הוא הכרחי עבור אותות רחבים כדי למנוע ⁇ am.com לספק TTD על ידי הוספת עיכובים שונים לתוך כל רכיב של ILT2D) או לשדר נתיב.

וידאו SynSyncization

אותות וידאו אנליסטים (למשל, וידאו מורכב או VGA) דורשים היערכות אופקית אנכית מסנכרן קווים עיכוב Active אקטיבי יכול לפצות על עיכובים propagation במודולים עיבוד כגון קשקשים, ערבוב, או encoder / dephr. A עיכוב טיפוסי של כמה מיקרו שניות מושג עם מסנן All-pass באמצעות קפיטור גדול (למשל, 1 μF) ומתנגד ל-pHack בגודל של 566.

רדאר דופק קומפרסו

במערכות מכ"ם, קווי עיכוב פעילים משמשים בשרשרת המקבלים כדי להתאים את הדופק המועבר בזמן עם הד הצפוי.דיסקרטית צעדים מעכבים לעזור ליישם מסננים מתאימים לדחיסה הדופק. רוחב הפס של קו העיכוב חייב להיות פעמים רבות רוחב הפס הדופק כדי להימנע מפיזור. Op amps עם שיעור גבוה סלואו (למשל, OPA847 עם 950 / מיקרו) להבטיח כי עלייה מהירה הם לא מעוות.

שיקולים והגבלות

אין קו עיכוב מושלם.מעצבים חייבים לשקול את העסקאות הבאות:

  • (ב) [ה]העיכוב המרבי הוא קשור באופן הפוך לפס רוחב פס.עבור מסנן ראשון, עיכוב הקבוצה הוא FLT:2RCFLT 3:2RCFLT 3: 3, אך ה- GBW של ה- AMP מגביל את תדירות התוספת של התוספת, כפי שמקובל על 1/10 מעלות, לא צריך להיות גבוה יותר מ- GBFval, אם לא יותר מ- 1/10.
  • (FLT:0) Noise:veFLT:1 Resistors לייצר רעש תרמי; p amps להוסיף מתח ורעש נוכחי. Cascading שלבים מכפילים רעש. עבור עיצובים נמוכים, להשתמש בהתנגדות ערכים נמוכים (למשל, 1 k ⁇ או פחות) ו- IOPA, 1.1V / ⁇ ).
  • (ב) ⁇ :0) , ⁇ : ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0) צריכת חשמל: אנדרט 1 (איור 1) כל שלב מפוספס מוסיף זרם quiescent. עבור מכשירים מופעלים סוללות, להשתמש בתכונות כוח נמוך (למשל, OPA344 עם 250 מיקרוA) ולקבל מופחת רוחב פס.
  • (FLT:0) יציבות Temperature:FLT:1 המוצר ה-RC סחף עם טמפרטורה (resistor TCR + capacitor TC) להשתמש רכיבים מדויקים עם TC נמוך (למשל, ±25 ppm / ° C התנגדותors, C0G capacitors עם 30 ±m / C לחלופין, ליישם caliation אוטומטית עם עיכוב (Loled) עם עיכוב (Dlock).

טכניקות מתקדמות

« « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « «

לעיכובים ארוכים יותר עם עיכוב קבוצתי שטוח, קזד 3 עד שישה שלבים כל הדרך.כל שלב חולק את אותם ערכי R ו- C, ולכן עיכוב מוחלט הוא FLT:0.N × 2RCFLT:1; התגובה של השלב נותר ליניארי עד לתדרים שבהם הקוטבים מתחילים אינטראקציה. A cascade של שלושה שלבים עם R=1 k ⁇ , C=100 pF נותן עיכוב=2x1=1=0=1=0=1=0) ל- k.

נזלת-Locked Loops (DLLs)

DLL באופן אוטומטי להתאים את עיכוב של קו עיכוב פעיל משתנה כדי להתאים את אות התזמון ההתייחסות.התפוקה של קו העיכוב בהשוואה ליחס (למשל שעון יציב) באמצעות גלאי שלב, ואת מתח השגיאה מכוונן את העיכוב באמצעות אדרקטור או מדמ"מ דיגיטלי.טכניקה זו לפצות באופן פעיל על שינויי טמפרטורה ואספקה. ALL יכול לנעול קו עם דיוק תת-שני.

המונחים: Capacitor Delay Lines

עבור אותות דיגיטליים, קו עיכוב אנלוגי של שלפוחית-החלפה (כמו מכשיר דלי-brigade) יכול לדגום ולהעביר מטען בין capacitors.למרות שלא רק מבוסס דגימה, מסנני קיבולת מודרנית רבים משלבים אמפסים ויכולים להיות מוגדר כאלמנטים עיכובים.העיכוב נשלט על ידי השעון.

מסקנה

קווי עיכוב פעילים שנבנו עם מגבר תפעולי מספקים פתרון מעשי, מותאם וביצועים גבוהים עבור משימות סינכרון אות. על ידי בחירת רכיבי mp מתאימים, רכיבי פסיבי דיוק, ובחירת בין כל פאס או אינגרה למהנדסים, מהנדסים יכולים להשיג עיכובים החל nanothers כדי microIIs עם מצוינות ויישומים נמוכים.

(ב) משוואות עיצוב מעשיות (FLT:0) , קרא עוד: (הופנה מהדף "All-Passs" (SLOA001) משוואות עיצוב מעשיות, ייעוץ בקריטריונים של בחירה מגברית תפעולית מכוסים במאמר טכני של FLT:4Alog על דרישות רוחב פס רוחב פס:5: