תגיות Active Peak Hold Circles

חיתוך הערך המקסימלי של אות transient עם נאמנות גבוהה הוא אתגר חוזר במדידה אלקטרונית ומכשור. בין אם אתה ניתוח gli על רכבת כוח, מדידת שיא של הדופק מ photodetector, או לאפיין את המעטפה של פרץ RF, אתה צריך מעגל שיכול לעקוב אחר מתח משתנה במהירות ולאחסן את הנסיעה הגבוהה ביותר שלה עבור עיבוד מאוחר יותר, לחץ יעיל של מחזור מהיר, על ידי לחץ מהיר, לחץ יעיל של מחזור מהיר, על ידי לחץ מהיר, על ידי לחץ דם פעיל, על ידי מחזור יעיל של מחזור יעיל של מחזור יעיל של מחזור יעיל של מחזור יעיל של מחזור, 000, 000 מהיר, 000 מהיר, 000, 000, 000 מהיר, 000, 000, 000, 000, 000, 000 מהיר, 000 מהיר, 000, 000, 000, 000 מהיר, 000, 000, 000, 000, 000 מהיר, 000 מהיר, 000 מהיר, 000, 000, 000, 000, 000 יעיל של לחץ מחדש של לחץ מהיר, 000 יעיל של מחזור, 000 יעיל של לחץ על ידי מחזור יעיל של מחזור, 000, 000, 000 יעיל של לחץ מחדש של לחץ על ידי מחזור, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000

[מאמר זה מספק מדריך מקיף לתכנון מעגלים של פסגות פעילות עם Ops.We מכסה את עקרונות התפעול הבסיסיים, להשוות להתנצלות שונים, לדון בחירת רכיב ותמצית, ולבחון את פעולות הסחר הקריטיות כגון מהירות רכישה לעומת קצב droop. יישום מעשי וטכניקות מתקדמות - כולל לכידת שיא ומנגנוני פיתוח אוטומטי - מוצגים כדי לעזור לך לשלב מעגלים אלה לתוך מערכות מדידה אמתית:2Factas LTs â ¢ â ¢ ¢ ¢ â â ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ â â â ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ â ¢ ¢ ¢ ¢ ¢ â ¢ â â ¢ â â ¢ ¢ â â ⁇ â ⁇ ⁇ â â ⁇ â â ⁇ ⁇ â â ⁇ ⁇ ⁇ ¢ â â ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

עקרון הגילוי וההחזקה של Peak Detection and Hold

מעגל הסגידה מבצע שני פונקציות שונות: זיהוי ואחסון. במהלך זיהוי, המעגל משווה באופן רציף את מתח קלט מיידי נגד הפניה מאוחסן.כאשר הקלט עולה על ההתייחסות, המעגל מעדכן את אלמנט האחסון - באופן זמני כקפיטור - לרמה החדשה של זיהוי, במהלך שלב התחזוקה, הקבלטור שומר על המתח העליון, מבודד מהקלט ומהעומס שמגדיר את הפלט המדויק ללחמת, ומחייב אותו הוא לבצע את ההתבוננות המדויקת למול החלון.

ביישום פסיבי, דיודה ו capacitor טופס גלאי שיא פשוט.הדיו מאשים את capacitor עד שיא גלפור קלט, אבל הירידה בלחץ קדימה (בדרך כלל 0.6-0.7 V לסיליקון) מציג שגיאה שיטתית, ואת הדליפה לאחור של הפעוט גורם פיזור.

Active vs. Passive Peak Hold: A Comparative View

לפני צלילה לתוך עיצוב מעגלים, זה להורות להשוות גישות קיבולת חוצות פעיל ופסיבי. גלאי שיא פסיבי הם פשוטים וזולים, אבל הם סובלים ממספר חסרונות: הירידה המתח קדימה של הדיוק של הפענוח לסימנים ברמה נמוכה, ואת מתח הפלט לא יכול להגיע לשיא האמיתי ללא פיצוי.

מעגלים חזקים של פסגות, לעומת זאת, להשתמש ב-Ops כדי לספק תכונות ליד-ideal diode. mp מגביר את הרווח האפקטיבי סביב דיוודה, צמצום הירידה הקדמית לכאורה לרמות מיקרו-וולקט.שלב קלט של ה- mp מציג תנופה גבוהה ויציב, בדרך כלל עשרות מגהמות עבור סוגים של JF-input-in-in-input ואפילו גבוה יותר עבור CMOS-in-in-in-in-in-in-in-in-in-in-in-החומר זה.

ראשי התיבות של Core Op-Amp Peak Hold Topologies

ה-Doude-Capacitor Configuration

הפסגות הפעילות הפשוטות ביותר תופס את המעגל הלא-מעצור ו- capacitor בנתיב משוב של amp. אות קלט מניע את קלט הלא-מעצור של ה- mp. פלט ה- mp מניע את השבר של דיוודה, אשר קטוודה מחוברת ל-Facitor החזק, וגם כדי למנוע קלט עבור משוב שלילי. כאשר המתח עולה, עלייה חדה, קדימה, להכות את הפלט למטה, להכות את הדחף למטה, להכות את ה-ה לאחור, עד לטבול.

הטופולוגיה הזו היא פשוטה, אבל יש לה מגבלות.האמפ חייב מקור מספיק הנוכחי כדי לטעון את ה- capacitor במהירות כאשר שיא חדש מגיע, הדורש שיעור סלולים מספיק ותפוקה יכולת נוכחית במהלך שלב התחזוקה, פלט ה- mp נכנס לנשטב ליד הרכבת השלילית, וזמן ההתאוששות שלו כאשר שיא גבוה יותר מופיע יכול להכניס עיכוב.למרות בעיות אלה, זה עובד עבור תצורה של אותות במהירות בינונית (עד ל-עשר ק"ג) עם מבחר זה עם מבחר קפדני (מרכיב זה) זהיר עם מבחר קפדני).

המונחים: Peak Hold

כדי לשפר את הדיוק, מתקן דיוק יכול להחליף את הדיאוד הפשוט.בטופולוגיה זו, אמפ שני מוגדר כגורם אידיאלי חצי גלי, עם דיודות המוצב בתוך לולאת משוב.התפוקה של המחזר מניע את ה-Facitor דרך מתנגד או ישירות.ה משוב כוחות את הפלט בדיוק במהלך שלב הטעינה, כמעט מבטל את המתח הנוכחי רואה בדיוק את השבר רואה את השבר.

מעגלים מבוססי Precision Retifier מציעים דיוק טוב יותר מאשר התצורה הקלאסית, במיוחד עבור אותות ברמה נמוכה שבו טיפות דיודה יהיה חלק גדול של הפסגה. הם בשימוש נרחב על ידי ממיר AC-to-DC דיוק, מפלס אודיו, וכליוט רפואי.עם זאת, התוספת mp ו משוב להגדיל את המאמץ עיצוב עשוי להפחית את התדירות התפעולית המקסימלית עקב שיקולים לולאה.

אדריכלות מהירה ו-Hold Architectures

עבור אותות מתקדמים מהירים מאוד - אלה עם זמני עלייה בטווח ננו השני - מעגלים שיא אגד יכול להיות איטי מדי. במקרים אלה, ארכיטקטורת מסלול (T / H) מתאים יותר. A T / H מעגל משתמש מתג במהירות גבוהה תפוקה (בדרך כלל JFET או מתג אנלוגי) בסדרה עם ה- capacitor, נשלט על ידי מנטר משותף (הת ה- compar) לאחר מתג קלט (בדרך כלל JFET) , לאחר ה-הת ה-הת ה-הת).

(הופנה מהדף T/H amplifiers, כגון:0) ,0 (D)3FOVA) או FLT:2AD910003FLT 3 ממכשירים Analog, משלבים את הפונקציות הללו בחבילה אחת עם זמני רכישה נמוך כמו כמה מתגים ננו-שניים. Discrete יישום באמצעות נוסחאות מהירות גבוהה (כמו LT:4HLM22F) ו-Flastic ביצועים, אפילו גבוהה יותר של RF.

בחירה ו Sizing

בחירת הרכיבים הנכונים הוא חיוני עבור עיצוב מוצלח של שיא פסגה פעיל.האלמנטים העיקריים הם אמפ, את ה-capacitor, את ה diode (אם נעשה שימוש), ואת מנגנון איפוס.

אופוס-Amp Selection קריטריה

(ה) שלב זיהוי שיא חייב להיות קצב פיסה ורוחב רוחב פס מתאים עבור המסלול המהיר ביותר שאתה מצפה לתפוס.ככלל של אגודל הרץ, רוחב הפס הקטן של אמפ צריך להיות לפחות 10 פעמים המרכיב התדירות הגבוהה ביותר של אות קלט (למשל, לכידת דופק 1 GHz (pxily 1 MHz) דורש רוחב פס של 1 MET 1097 לפחות 10 $ 10) ו- 10 קיבולת גבוהה יותר של LT

המונחים: own Capacitor

ה- capacitor (C HOLD) הוא רכיב הזיכרון.הערך שלו קובע את המסחר בין זמן הרכישה לבין קצב droop. a Small capacitor גובה מהיר יותר, המאפשר את המעגל ללכוד טראנסים קצרים, אבל זה גם droops מהר יותר בשל דליפות מסוג Cccceptation (החליפה) להפחתה גבוהה יותר של קיבולת גבוהה יותר של AMP לערכים אופייניים מ- 100 קמצמיים למינימום של 0.

דיד ו-Switch Choices

(ב) ב[[1924]], [[1924]]]], [[1924]]]]]], [[1924]]]], [[1924]]]]]], [[1924]]]]]]]]]], [[1924]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]], [[1924]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]], [[1924]], [[1924]]]], [[[[1924]]]]]]]]]], [[1924]], [[[[1924]]]]]]]]]], [[1924]], [[[[1924]]]]]], [[[[1924]]]]]], [[[[1924]]]]]]]] [[[[1924]]]]]]

תכנון מסחר-Offs ו- Performance Optimization

כל מעגל הפסגות כולל את הפקידיות המסחריות הבסיסיות שעליך לנהל כדי לעמוד בדרישות היישום שלך.

Droop Rate and Leakage

Droop PCB הוא דעיכה הדרגתית של המתח הנמשך עקב זרמי דליפות מן ה-capacitor, זרם הטיה קלט של buffer mp, ואת ההדלפה לאחור של כל דידות הגנה.קצב ה- droopage (ב V /s) ניתן על ידי I LE / C HOLD כדי להפחית את ה- pp, אתה יכול להגדיל C LD (במחיר של זמן של תוספת) או אפילו למזער את ה-JFD.

זמן רכישה לעומת Overshoot

זמן הרכישה הוא המרווח ממתי שיא חדש מופיע בקלט כאשר ה-capacitor התופס את עצמו בתוך להקה שגיאה מוגדרת סביב שיא זה. a Capacitor קטן יותר וזמני רכישה גבוהים יותר. עם זאת, לטעון אגרסיביות את capacitor דרך ה- Opmp יכול לגרום overshoot, אשר דורש התיישבות זמן קצר מול (10–100 ⁇ ) בין הדירק לבין קפיטור יכול להפחית את הדיוק של הפחתת דיוק נמוך יותר.

Bandwidth ו- Slew Rate Limits

רוחב הפס הסופי וקצב הזחל של ה- mp יוצר עיכוב בין הקלט לבין הפלט המוחזקים. עבור קלט סינוסיאיד, שיא הפלט יהפוך את שיא הקלט האמיתי על ידי כמות הקשורה לטרנספורמציה בשלב דרך ה- mp. עבור הדופק, שיעור הסחוס המוגבל פירושו ש-Amp לא יכול לטעון את ה- capacitor באופן מיידי, כך שיא המוחזקים יהיה נמוך יותר מהשיא האמיתי אם הוא קצר מאוד, עד חמש פעימות רוחב פס.

דוגמה מעשית

תיאור המעגל

(הופנה מהדף 10 V שיא הדופק עם זמן עלייה של 1 μs.העיגול משתמש שיא פעיל קלאסי להחזיק שלט ריבוע פעיל עם סקוצקי diode.הקלט הוא aFLT:0OPA2134FLT 1 8, 20 V / מיקרו, JFET קלט) מוגדר כעוקב מתח עם דיוד בתוואי הדרך (RIR2) אשר הוא מחסנים 1 (FD) עם מחסנית 2D2 (FD) הוא מחסנית) אשר הוא מחסנית) עם קרמיקה (FD) מחסנית 2D2FD) מחסנית) מחסנית (FD) מחסנית 2D2FD) קרמיקה (FD2FD) מחסנית) מחסנית 2D) מחסנית 2 (FD) מוגדר כמטר (FD) מחסנית 2D) מחסנית 2D) מחסנית) מחסנית 2D) מחסנית 2D2FD) מחסנית 2D2FD2FD) מוגדר כמטר (FD2FD) מוגדר כמטר (FD) מחסנית מחסנית שטח 2D) מוגדר כמטר 2DR (

במבצע, כאשר הדופק חיובי מגיע לקלט, הפלט OPA2134 עולה במהירות, מראש-הידיעה של ה- Otky diode (BAT54) וטעינה את 1 nF capacitor.המתח בקלט המופרע עוקב אחר הקלט (VACHA) לאחר שיא הדופק עובר, diode Reverse-biaes, ואת buffer Amp מחזיק את המתח ב-34 ל-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Acc-Arop רגיל הוא 1-Aprop (היתר-Apropiprop) עם ה-Acc-Apropiprop/R.

סימולציה ותובנות מדידה

סימולציות SPICE של מעגל זה מראה כי הפלט המתקיים ללכוד 99.9% של הפסגה האמיתית בתוך 2 מיקרו-מיקרו-קרב 1 μs עלייה-זמן הדופק.ה- droop מעל 100 ms הוא 0.5 mV, עקבי עם חישוב הדלפה.מדמנט על אב-טיפוס באמצעות שבב-שכבת 2 שכבות עם משקולות נאותה ושומר עקבות סביב ה- capacitor nodes דומה.

טכניקות מתקדמות

לכידת פסגות

כמה יישומים דורשים לתפוס את השיאים של רכבת של הדופק או את המרבי המקומי של גלפור. מעגל אחד שיא להחזיק רק את המקסימום העולמי מאז איפוס האחרון שלה. כדי ללכוד כמה שיאים, אתה יכול למקם את שיא להחזיק עם מדגם-and-hold ובקר לוגי המאחסן את כל שיא ברצף. Alternatively, להשתמש בגישה דיגיטלית זיהוי שיא: A Speed ADC גבוהה מדגם ביצועים מרובים של נפח אחסון במהירות גבוהה (com-pertextextextexable) אבל microcaps) אבל cc-upable פתרונות בקרה (מקלט) אבל קיבולת מיקרוסקופית (מחדש) אבל קיבולת גבוהה).

איפוס ו- Auto-Reset Mechanisms

מערכות מדידה רבות דורשות את הפסגות לאפס באופן אוטומטי לאחר קריאה. שיטה נפוצה היא להציב מתג JFET או אנלוגי במקביל עם ה-Facitor. כאשר האות איפוס עולה גבוה, מתג מופעל, קיצור של capacitor לקרקע (או להחלפת הפניה) וניתוק אותו לאחר עיכוב קצר, המעבר כבוי, ואת המעגל מוכן ללכוד שיא חדש עבור מחזור איטי, או למנוע את הלחץ כדי למנוע את ה-אוקומה נוספת לאחר אימון לאחר זמן קצר.

פסגות שונות

ביישומים כגון העברת אות מאוזנת או זרם רגיש לאורך התנגדות מלוטש, ייתכן שיהיה עליך ללכוד את השיא של אות שונה. פסגות אורת אורך מעגל התחזוקה של שני שלבים שיא זהה, אחד עבור האות החיובי ואחד עבור האות שלילי (או מגבר שונה הזנה של פסגות חד פעמיות) הפלט הוא ההבדל בין שני הפסגות.

יישומים בפירוט

(ב) פסגות ⁇ (ב) הן ⁇ (ב) ⁇ (ב) ⁇ (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

(הבחירה של ערכי טופולוגיה ורכיב תלויה במאפיינים האותים: עבור אודיו, שיא מבוסס דיוק מחזיק עם זמן קבוע של עשרות אלפיות שניות הוא סטנדרטי; עבור RF, מסלול מהיר במהירות גבוהה והחזקה עם מדודה של שטאקי ו-Acapacitor קטן של מחזיק (PF) הוא נפוץ.

מסקנה

מעגלים Active Peak עם OPES לספק פתרון גמיש, מדויק, חוזר על כך שלכידת שיאים transient. על ידי הבנת עקרונות עיצוב הליבה - מיקום בתוך הלולאה משוב, בחירת capacitor, בידוד buffer - אתה יכול לבנות מעגלים מאובטחים דיוק גבוה על טווח רחב של מהירויות אות ו ampldes.