מבוא ל-block Diagrams in DSP

מערכות עיבוד אותות דיגיטליות (DSP) הן עמוד השדרה של אינספור טכנולוגיות מודרניות - מאוזניות קול חוצות וטלפונים חכמים עוזרי קול הדמיה רפואית ו-5G טלקומוניקציה. בלב כל מערכת DSP שוכנת רשת של פעולות כגון סינון, טרנספורמציה, ומניחה מודלים המרה של DSP כדי לעצב, לנתח, ולתקשר מערכות מורכבות אלה ביעילות, להסתמך על דיאגרמות A-con היטב על ידי סידורים מתקדמים של כלי תיקון יעיל יותר, כדי לאמת שיטות בקרה אופטיקה של פורמטים של כלי פעולה אופטיקה יעילה יותר, כדי לתקן את האלגוריתם.

הבנת בלוקים ב-DSP

מה זה בלוק דיאגר?

תרשים בלוק הוא ייצוג גרפי של מערכת שבה כל יחידה פונקציונלית מתוארת כבלוק, וקווים (או חצים) מעידים על זרימת אותות בין בלוקים. ב DSP, בלוקים יכולים לייצג פעולות כמו תוספת, ריבוי, עיכוב, סינון, דיסמנטציה, התפוצצות, או ארבעהייה הופך.הדיאגרמות המופשטות מפרטי מעגל פנימיים, תוך התמקדות בחיבור בין-אישי ונתוני האלגוריתם של האלגוריתם של האלגוריתם של ה-המעבד.

מדוע לחסום את החומר ב-DSP

דיאגרמות בלוק משרתות מספר תפקידים קריטיים:

  • (FLT:0) עיצוב וסימציה: הם מאפשרים למהנדסים לאבטיפוס ולדמיון אלגוריתמים באמצעות כלים כמו MATLAB Simulink או GNU רדיו לפני יישום חומרה.
  • (FLT:0) ביצוע ותקשורת: FLT:1 ⁇ ברור מעביר את ארכיטקטורת המערכת לבעלי העניין, ממהנדסים עמיתים ועד למנהלי פרויקטים ולקוחות.
  • (ב) כאשר מערכת מתנהגת באופן בלתי צפוי, מעקב אחר נתיב האות באמצעות דיאגרמת בלוק מסייע לבודד רכיבים פגומים או עיוותים.
  • ערך חינוכי:0 [FLT]: עבור התלמידים הלומדים DSP, לחסום דיאגרמות המקשרות משוואות מתמטיות ויזואליות (למשל, משוואות הבדל עבור מסננים) לפעילות חומרה או תוכנה בפועל.

המונחים: DSP Blo Diagrams

לפני צלילה לתוך תהליך הבריאה, חיוני להבין את אבני הבניין הסטנדרטיים המשמשים דיאגרמות בלוק DSP. ציות עקבי מבטיח כי דיאגרמות מובנות מיד על ידי כל מי שמכיר את השדה.

מבצע בסיסי חסימת

  • (ב) ויקרא י"ד): "ה'" (ב"ד): "ה'" (ב"ב) הוא מביא שני אותות או יותר, על ידי כך שמציין אותם לעתים קרובות כעיגול עם סימן נוסף בפנים.
  • (ב) ⁇ :0 (הרבי) כפליים (ב"ג) ,2 אותות או אות על ידי קו יעיל קבוע.הראו כעיגול עם צלב רב-תכליתי או פשוט בלוק עם האפקטיביות.
  • (ב) [ה][דרוש מקור]] ב[[1924]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]], [[1924]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]
  • (ב) ,0) ,(מגבר): "מכפל 1" (בשיתוף פעולה קבוע, נמשך לעתים קרובות כמשולש או בלוק עם ערך הרווח.

פילטר ו- Transformblocks

  • (ב) [15] ויקרא ט"ז: ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0)IIR Filter:FLT:1 , מסנן תגובה אינסופית, כולל מסלולי משוב. Diagrams לעתים קרובות להראות לולאות חוזרות עם עיכובים ואפקטים.
  • (FLT:0)Discrete Fourier Transform (DFT): ההרחבה 1:1 פעמים מיושם באמצעות ה- Fast Fourier Transform (FFT), מיוצג כבלוק שכותרתו "FFT".
  • (ב) ⁇ :0) ⁇ (Decimator): ⁇ FLT ( 1:1) מקטין את שיעור הדגימה על ידי גורם integer; מתואר כבלוק עם חץ מטה והגורם, למשל, " ⁇ M".
  • (בקיצור:0) ,0 (Interpolator): ההרחבה של 1 (התחילה) מעלה את שיעור הדגימה על ידי הוספת אפסים; המוצגת עם חץ למעלה, למשל, " ⁇ L".

מקור אותות ו Sink

  • (ב) עיין ב-[[1924]], [[1924]], [[1924]]]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]]]], [[1924]]]]]]
  • (ב) ויקרא י"א): "התוצאה המעובדת, למשל, ממיר דיגיטלי-ל-אנטלוג" (DAC).
  • מקור:0 (בקיצור:0) ,(Nise Source:FLT:1) נעשה שימוש בסימולציה כדי ליצור הפרעות בעולם האמיתי; לעתים קרובות נמשך כבלוק שכותרתו "מסים".

שלב-בי-שלב תהליך ליצירת DSP בלוק דיגרמה יעילה

בצע שלבים אלה כדי לבנות תרשים בלוק כי הוא גם מדויק וקל להבנה.

שלב 1: זיהוי דרישות מערכת ושותפים

התחל על ידי OUTING של המטרה הכוללת של מערכת DSP.האם אתה מעצב מסנן נמוך-pass עבור אודיו שווה ערך, ערוץ שווה ערך עבור קישור תקשורת, או אלגוריתם שיפור דיבור? רשימת כל בלוק פונקציונלי הנדרש.לדוגמה, מערכת פשוטה לחישה רעש יכול לכלול: קלט ADC, ספקטרום ניתוח ספקטרלי (FFT), estimation רעש, ספקטרום רחב, תת-קרקעי, ב-Ftraction, ו-Factuplist.

שלב 2: Define Signal Flow and Data Direction

(הופנה מהדף ה-DSP, רוב מערכות DSP, אותות זורמים משמאל ימינה (או למעלה לתחתית) השתמש בחצים על חיבור קווים כדי לציין כיוון.להיות מודע לנתיבי משוב (למשל, במסננים IIR או אלגוריתמים מתאימים) אשר עלולים לזרום מול הנתיב הראשי.

שלב 3: בחרו סמלים סטנדרטיים ו Notation

עקביות היא מפתח.שימוש בסמלים מקובלים באופן נרחב:

  • מעגלים למוסיפים ולרובים.
  • סיבוכים לחסימות עיבוד (filters, Transforms).
  • משולשים עם "z-1" עבור אלמנטים מעכבים.
  • חץ על כל קווי האותות

אם הדיאגרמה שלך כוללת מספר רב של שערי דגימה (עיבוד רב), מציין את השיעור בכל שלב או להשתמש בסגנונות קו שונים.

שלב 4: הסדר בלוקים לקלייריות ולזרב הלוגי

בלוקים במקום על מנת לעיבוד.קבוצת פונקציות קשורות יחדיו.לדוגמה, במערכת רב-תחומית, מניחים שכל המסננים הקשורים לשלב של פירוק קרוב זה לזה.Minimize מעבר קווים על ידי ארגון מחדש של הפריסה או באמצעות קפיצות קו. השתמש במרחב לבן נדיב - דיאגרמות מוצפות קשות לקריאה.כל בלוק עם שם תיאורי או ביטוי מתמטי (למשל, "H) 0.5=0) = 0.5=0) כאשר 0.

שלב 5: אימות ו- Iterate

בדוק את התרשים לתיקון:

  • האם לכל קלט יש מקור חוקי?האם יש נמלים לא מחוברים?
  • האם הדיאגרמה מתאימה למשוואות הבדל מתמטיות או לאלגוריתם?
  • האם כל לולאות משוב נגמרות כראוי (למשל, עם עיכוב כדי להימנע לולאות אלגבריות)?
  • האם מהנדס חדש יכול להבין את המערכת תוך מספר דקות?

הזיכוך מחדש עד שהדיאגרמה היא מלאה ותמציתית, שקול לבקש מעמיתה לבחון אותה.

DSP Systems ו-block Diagrams

כדי להמחיש את העקרונות, אנו בודקים שתי דוגמאות קלאסיות: מסנן FIR ו decimator המשמש ברדיו מוגדר תוכנה.

המונחים: Direct-Form FIR Filter

מסנן תגובה סופי M-tap מבצע את הסכום של מהפכת: y [n]=0=0^{M-1] bk x [n-k] תרשים בלוק מורכב שרשרת של עיכובים יחידה M-1, M מכפילים המוזנים על ידי מסנן coefficients bk, וסולם גדול כי כל המוצרים.

דוגמה 2: מערכת הפחתה רבת-הכפל

ברדיו מוגדר תוכנה (SDR), האות הנכנסת הוא לעתים קרובות oversampled.כדי להפחית את שיעור הנתונים ללא הסתה, מערכת decimation משמשת: ראשית מסנן נמוך נגד הפליטה, ולאחר מכן עומס בשלב למטה על ידי גורם M.הבלוק מראה את בלוק המסנן (למשל, סוג I FIR) ואחריו את הדהמה של פילטרים מרובים, לאחר מכן, לאחר מכן, כלומר, פילטר קבוע, לאחר מכן, הוא דורש פילטרים קבועים של מספר רב של פילטרים, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, פילטרים קבועים של מספר פילטרים של פילטרים מתקדמים, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, פילטרים קבועים של מספר פילטרים קבועים של מספר פילטרים מתקדמים של מספר פילטרים מתקדמים, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר מכן, לאחר

כלים ליצירת DSP לחסום דיאגרמות

בחירת הכלי הנכון תלויה במטרה שלך - בין אם אתה צריך סקיצה מהירה, דיאגרמת סימולציה-ready או תיעוד מלוטש.

כללי-Pur נניח כלי דיאגרה

  • (FLT:0) Draw.io (diagrams.net): אנדרט 1 חינם, מבוסס אינטרנט ומציע ספריות צורה נרחבת.Good for Quick Concepts and Support לייצוא ל-SVG/PNG.
  • (FLT:0) Microsoft Visio:FLT:1 סטנדרט התעשייה עבור תיעוד מקצועי.
  • (FLT:0)Lucidchartve:FLT:1 מבוסס ענן עם שיתוף פעולה בזמן אמת, שימושי עבור פרויקטים קבוצתיים.
  • (FLT:0) Inkscape:FLT:1 ועורך וקטור קוד פתוח גמיש יותר אך דורש ציור ידני של סמלים; הטוב ביותר עבור נתונים איכותיים לפרסום.

המונחים: design Environment

  • (FLT:0)MATLAB/Simulink:BuildFLT:1 , תקן דה Facto לפיתוח אלגוריתם DSP. Simulink מספק קבוצה עשירה של בלוקים של DSP Systembox (דדרים, עיכובים, מסננים, FFT) ומאפשר יצירת דיאגרמות בלוק גרור-and-drop כי הוא exeable ישירות.
  • (FLT:0)GNU Radio:FLT:1 Open-source ערכת כלי עבור פיתוח SDR. פרדיגמה זרימה שלה היא בעצם תרשים בלוק שבו כל בלוק הוא C++ או Python מודול אידיאלי עבור מערכות תקשורת פרוטוטיפטציה.
  • (FLT:0)Lab Review:03 Review:03FLT:1) סביבה תכנות גרפית של NI (National Instruments), בשימוש נרחב ביישומים של בדיקות ומדידה DSP.

עבור מדריך עמוק יותר באמצעות Simulink עבור DSP, מתייחס לתיעוד מערכת DSP Toolbox של DSP System Toolbox של DSP System, אלטרנטיבה:2GNU רדיו WikiFLT 3 מספק הדרכות נרחבות על זרימת מבנים.

שיטות עבודה טובות ביותר עבור DSP חסימת דיאגרמות

שמור את זה פשוט - אבל לא פשוט מדי

להימנע כולל כל פרט פנימי, כגון יחידות ⁇ מתפרק עבור מכפיל פשוט.עם זאת, לא להגדיל את הנקודה שבה הדיאגרמה מסתירה מסלולי משוב חיוניים או גבולות רב-תחומיים.

שימוש ב-consistent Labeling

תייג כל בלוק עם שם concise או העברת פונקציה.לדוגמה, במקום לכתוב "Fiter", השתמש "LPF (fc=2 kHz)" או "H(z)= 0.2 + 0.8z-1" קווי אותות צריך להיות מוקרן עם שיעורי הדגימה (למשל, "fs=48 kHz") או סוגי נתונים (למשל, "16-bit") ב-Ter) אם זההצורה רלוונטית לאורך כל גודל.

צבע Coding ו- Line Styles

צבע יכול להבדיל סוגים של אותות: כחול עבור אנלוגיה, ירוק עבור אותות דיגיטליים, אדום עבור אותות שליטה. להימנע להסתמך רק על צבע עבור מידע - שימוש בתוויות טקסט כמו גם עבור נגישות.קווים דש יכול לייצג אותות שליטה או נתיבי משוב; קווים עבים יכולים להצביע על אוטובוסים (מעטים מזחלים).

מסמכים ומסקנות

הוסף אגדה או הערות בתרשים המסביר מוסכמות לא אובססיביות.לדוגמה, אם הדיאגרמה מניחה שהמערכת היא ליניארית ושעה (LTI), קובע את זה.אם בלוקים רווחים הם חסרי אונים ב dB, שימו לב כי. a Short Footnote יכול למנוע אי הבנות.

בקרת גרסאות ו Annotations

כאשר אתה מארגן את העיצוב, לשמור על היסטוריה של תיקון כלים כמו Git יכול לאחסן גרסאות SVG של התראגרמה. בהגדרות הצוות, להשתמש בתכונות האנגנומנט של לוסידכריזט או Visio כדי לסמן שינויים או שאלות החלפות.

נושאים מתקדמים בDSP לחסום Diagramming

מערכות Multirate

מערכות Multirate DSP כרוכות בשיעורי דגימות שונים בחלקים שונים.צייר קו מחוספס אנכי לאזורי שיעור נפרדים, ברור לציין את גורמי הדה-ההתערבות/ההת.במבנה פוליפאש, ייתכן שיהיה עליך להראות בלוקים מרובים הפועלים בקצב התחתון - מפורשים על שלב הפירוק (למשל, "שלב 0", "ase 0", "ase 1" חיצוני: LTF:0icial:0thicialds" 1.

מערכות משוב והתאמה

מסננים הסתגלות (למשל, אלגוריתם של מערכת ההפעלה) יש מסלולי משוב מהאות שגיאה לעדכן את התקני האפקטיביות.לאות משוב אלה יש לנקוט בזהירות כדי להימנע מבלבול עם נתיבי אות שונים (למשל, ⁇ ) ולהוייג את לוגיקה העדכון כבלוק נפרד ("עדכון קודט"). הפרדה זו מבהירה כי המשוב אינו חלק מדרך האות הראשי.

חסימת דיאגרמות ל-Time Implementations

בעת תכנון חומרה בזמן אמת (FPGA או קבוע DSP), דיאגרמות בלוק ניתן לחדור עם שקיפות, רוחבי ביט, ושלבי צינורות. הוסף מספרים קטנים בתוך בלוקים המציין את מספר מחזורי השעון של עיכוב.

מלכודות נפוצות וכיצד להימנע מהם

  • (FLT:0) דיאגרמות מורכבות: FLT:1ir אם דיאגרמה יש יותר מ-15 עד 20 בלוקים, לשקול לפרוץ אותו לתוך תת-התרמיות היררכיות. השתמש בלוק ברמה העליונה המייצג תת-מערכת, ולאחר מכן לספק דיאגרמה מפורטת עבור תת-מערכת זו.
  • (ב) ויקרא י"ד: "ה' י"א: "וַיֹּאמֶר אֱלֹהִים אֱלֹהִים" (בראשית כ"ד).
  • (FLT:0) שימוש סמל עקבי: FLT:1 Stick to one סט של סמלים.לדוגמה, לא לערבב תוספות מלבניות ותוספות מעגליות באותה דיאגרמה.
  • (FLT:0) אבחון סוגי נתונים: FLT:1במערכות דיגיטליות, אורך המילה (ביטים) משפיע על התנהגות המערכת. Annotate אוטובוסים רוחב או דיוק שבו מתרחשת המרה.
  • (FLT:0) לא אימות נגד מודל מתמטי: FLT:1 תמיד סימולציה תרשים בלוק (אם משתמשים בסימפולינק או דומה) או לעקוב ידנית אחר האות כדי להבטיח את דיאגרמת בלוק להתאים את המשוואות. aone לא פגום יכול לשנות את תגובת מסנן לחלוטין.

מסקנה

יצירת דיאגרמות בלוק עבור מערכות עיבוד אותות דיגיטליות היא גם אמנות ומדע.אגרמת מעוצבת היטב משמש הדפסה כחולה כי גשרים אלגוריתמים מופשטים ויישום מעשי. על ידי הבנת אבני הבניין היסודיים, לאחר תהליך יצירה מובנה, מינוף הכלים הנכונים, ודבקות בפרקטיקה הטובה ביותר, מהנדסים וסטודנטים יכולים לייצר דיאגרמות שאינן רק ברורות מבחינה ויזואלית, אלא גם מדויקות מבחינה טכנית.

לקריאה נוספת על תקני דיאגרמה ודוגמאות עיצוב, להתייעץ עם ה-FLT:0 (IEEE עיבוד Magazineroval FLT:1 או FLT:2 The Scientist and Engineers's Guide to Digital Process SignalFLT 3: מאת סטיבן ו.