מבוא ל- Noise-Shaping Filters in Data Conversion

מערכות המרת נתונים מודרניות דורשות שלמות אות יוצאת דופן, במיוחד ביישומים כגון כלי מכשור מדויק, עיבוד אודיו ותקשורת מהירה גבוהה. Noise - הן מסוף החזית האנלוגיה והן תהליך הקוונטיזציה עצמו - מדגימה את ההחלטה האפקטיבית וטווח דינמי. Noise-עיצוב מסננים מציעים טכניקה חזקה לדחוף את הרעש הקוונטי מחוץ לתזמורת האות, ובכך לשפר באופן דרמטי את יחס האות-ל-לאז (Ssteps) כדי לספק פילטרים אלה (מתאים) עיצוב) של טקסט-מתאים מתקדמים, או סימולציה מעגליים).

מימון Noise Shaping in Data Conversion

המונחים: noise and noise Shaping

בכל ממיר אנלוגי-ל-דיגיטלי (ADC), המרה מסימן אנלוגי מתמשך לערך דיגיטלי דיסקרטי מציג שגיאה קוונטית.שגיאה זו מופיעה כמסולגת באופן אחיד על פני רוחב הפס של Nyquist. A קונבנציונלי Nyquist-rate ADC יש ספקטרום רעש שטוח, הגבלת תדרי ANR המקסימליים ל- 6.02 &#; + 1.76 הוא נמוך כל כך - כלומר, כלומר, הוא רק מכווץ, הוא נמוך יותר מאשר מספר זה נמוך יותר, כי הוא רק מכווץ, הוא רק ספקטרום נמוך יותר מאשר SRGD.

(FLT:0SNR שיפור ⁇ 6.02 × N + 1.76 + 10 log10(OSR) + 10 log10(((2L+1) / ( ⁇ (2L)))) × OSR(2L)

שם OSR הוא יחס oversampling ו L הוא סדר סינון.רעש סדר גבוה עיצוב מניב יותר הפחתה אגרסיבית אבל דורש תכנון יציבות זהיר.

Sigma-Delta Modulation סקירה

ממודולים של Sigma-delta משלבים oversampling, משוב, ו- a low-resolution קוונטי (לעתים קרובות קומפואר) לייצר זרם דיגיטלי גבוה-bit-rate.Theרעש-עיצוב מסנן הוא מסנן הלולאה הקובע את הסדר של Modulator ויציבות.בביצועים חיוניים של רזולוציה גבוהה יותר, עם זאת, מסנן נבנה בדרך כלל באמצעות מחלף ב-capacitor ב-retetor ב-reteators.

עקרונות עיצוב עם מגבר תפעולי

אופוס Amp Selection קריטריה

בחירת המגבר התפעולי הנכון הוא קריטי לביצוע סינון רעש.פרטים מרכזיים כוללים:

  • (FLT:0) אינץ 'דחיסות רעש מתח:FLT:1 עבור מסנן פועל 1 kHz ל 1 מ הרץ טווח 1-3 nV / ⁇ Hz הוא אופייני.ביישומים נמוכים, 1 / F רעש (רעש כפול) חייב להיחשב גם; מגברי אפס או אפס אוטומטי יכול להפחית את זה.
  • (FLT:0)Gain-bandwidth המוצר (GBWIR): 1:1 GBW צריך להיות לפחות 5 עד 10 פעמים תדירות האות המקסימלית כדי למנוע שינוי שלב מוגזם. עבור אות MHz 1, 10 MGBW הוא מינימום; 50-100 MHz בטוח יותר.
  • (FLT:0) שיעור ה-FLT:1 Sufficient כדי להתמודד עם המתח הצפוי המקסימלי ללא עיוות.עבור ממריצים של Sigma-delta, שיעור סלולים מהירים (50 V / מיקרו או יותר) לעזור לשמור על לינאריות.
  • (FLT:0) רווח פתוח: 1FLT 1 רווח DC גבוה ( ⁇ 100 dB) מקטין שגיאות רווח סופיות שיכולות לעצב רעש.
  • (ב) ל- 0 (בלטינית:0) מתח וזרם נוכחי: FLT:1; ⁇ נמוך (לא פחות) לעתים קרובות לצרוך יותר כוח; יש להעריך את הרכישות של המסחר עבור מערכת היעד.

(הופנה מהדף ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

מעגל להתנצלות

פאס-קפיטור Integrators

(ב) sigma-delta Modulators, מסנן הלולאה נבנה באמצעות מעבורת (SC) integrators. An SC integrator משתמש acapacitor ומתגים כדי לטעום את מתח קלט ולאחר מכן להעביר מטען לשילוב Cacitor סביב mp.H) ⁇ bsp; tp) חייב להתיישב במדויק בתוך כל שלב, הדורש GBW גבוה ו-reconsolrence bsp bsp; tp bsp; tp rep rep bsp; tp bsp; tp bsp; tp bsp; tp bsp; tpte הוא מופעלתיקטור (החלב) הוא שעון מושלם (ה-Crep) הוא שעון (CLC) עם CLT bsp; tpte) הוא שעון LT bsp; tpte) הוא מופעל על ידי CLT bsp; tpte) עם CLT bsp; tpterg) הוא מופעל על ידי CLT bsp; tp) עם CLT bsp; tpte) הוא מופעלתיקטור (H) הוא מופעלת הפעלה (

זמן מתמשך Integrators

זמן מתמשך (CT) integrators להשתמש התנגדות בסדרה עם קלט, האכלה נוכחי לתוך צומת של amp, עם capacitor במסלול משוב. הפונקציה העברת integrator in the s-domain הוא FLT:0H(s) = 1/(sRC) לנטרל CT-Dipic יותר בעיות עם creatives-pive יותר קלפטפטפטפטפטפטפטפטפטציה גבוהה יותר, אבל הם צריכים להיות יותר קלף קבוע יותר עם זמן תגובה אחת / CIRECT.

סדר מסנן ויציבות

פקודת סינון רעש (עיצוב רעש) קובעת ישירות את המדרונות של הפונקציה העברת רעש (NTF) מסנן שלב שני (שניים integrators) מניב 40 dB / decade roll-off בתוך להקת האות; מסנן מסדר שלישי מגיע 60 dB / decade. עם זאת, NTF של מודול מסדר גבוה יש אפס מקומות מורכבים שיכולים לגרום טבעת ופוטנציאל של vulrofiation אחד (בדרך כלל) כדי לשפר את ה-1.5pation 1Fulator.

שלב-בי-Step-by-Step Circle Design

ערך מוסף

אנו מתכננים מסנן ארוך-זמן ארוך-זמן ארוך בעיצוב מסנן עבור מאמת-דלטה מודולטור עם רוחב פס אות של 20 kHz ויחס oversampling של 64 (תדירות דגימה 2.56 MHz) מסנן העליון הוא שרשרת של שלושה integrators עם מסלול ניזון יחיד מראש מן הפלט הראשון ל- ttegrator לא ניתן לפני ה-Facuptice 40 מתאים ל-Cuptuptuptupy (אך) כמו ccuptice (אך מתאים ל-Cuptuptice) או ל-Cupticed) כמו ccuptuptuptuptuptuptuptuptuptuptupyruptuptuptupy) עבור , לאחר מכן (אך מתאים עבור , לאחר מכן, לאחר מכן, כמו ccuptupyretuptuptuptupreupted) עבור , כגון ccupyupted עבור , לאחר מכן, לאחר מכן, לאחר מכן, כמו ccupted עבור ccupted עבור ccupted עבור ccuptuptuptuprequaretupted accupted עבור cc

  1. בחר Integrator זמן קבוע: עבור מסנן הזמנה שלישית, להגדיר את תדירות הקוטב הראשון integrator ל ⁇ 0.5 × (bandwidth) = 10 kHz; בחר R1= 10 k ⁇ ו- C1= 1 / (2 ⁇ × 10 k × 10 k × 10 k ⁇ ) ⁇ 1.5 nF. השתמש 1.5 nF.
  2. השני Integrator: Setקוט ב 30 kHz כדי להרחיב את רוחב הפס. R2 = 10 k ⁇ , C2= 1 /(2 ⁇ × 30 kHz × 10 k ⁇ ) ⁇ 530 pF. השתמש 560p.
  3. אינפורטטור שלישי: הגדר פול ב 80 kHz לדחוף את NTF החוצה-of-band. R3 = 10 k ⁇ , C3= 1 /(2 ⁇ × 80 kHz × 10 k ⁇ ) ⁇ 199 pF. השתמש 200 p.
  4. ההרחבה: A Feed Forward Resistanceor מהפלט הראשון של Integrator לצומת הממסים קובע את המיקום אפסי.ערך האופייני: Rff = 100 k ⁇ (בדיוק במהלך סימולציה).
  5. ניתן יהיה צורך בהתנגדות נוספת ליציבות הלולאה המקומית; להוסיף Rfb=100 k ⁇ מהפלט של ה- integrator השלישי כדי למנוע את ה-intgrator הראשון.

כל המתנגדים צריכים להיות סרט מתכת עם 0.1% סובלנות וטמפרטורות נמוכות יעילות. Capacitors צריך להיות C0G /NP0 סוגים של יציבות.

משוב והזנת נתיבים

המעגל המלא מורכב משלושה מקהלות מרתיעים את הפלט של כל אינגרה מופנית יחסית לשלב הקודם.כדי לשמור על הסימן הנכון עבור לולאת משוב, הסיכום (הקלט של המבוא הראשון) חייב להכפיף את האותות (התמיכה של המפיץ הראשון) על מנת למקם את האותות. יישום מעשי משתמש מגבר מסיכום אחר של המבוא הראשון ב-Pretor, או פשוט מתחבר ל-Fremeer הראשון של ה-inteer הראשון.

כדי להבטיח יציבות, משוב מקומי סביב כל אינגרה עשוי לכלול התנגדות לחה בסדרה עם capacitor שילוב - תרגול נפוץ במסננים CT כדי להפחית את שיא. עבור כל integrator, להוסיף התנגדות (למשל, 100 ⁇ ל 1 k ⁇ ) בסדרה עם capacitor.זה מציג אפס סופי כי גבולות של גבוה רווחי ומשפר את שלב שולי.

סימבול ואימות

שימוש ב- SPICE for Noise Analysis

לפני בניית חומרה, סימולציה מסנן באמצעות כלי מקצועי SPICE (למשל, LTspice, PSpice, או טינה-TI) לבנות את המעגל schematic עם מודלים אידיאליים של mp הראשון כדי לאמת את הפונקציה ההעברה, ולאחר מכן להחליף עם ממש מאובנים מקרו מודלים של היצרן.

  • ניתוח:0 (FLT:0) ניתוח: ⁇ FLT:1 Plot גודל NTF לעומת תדירות.בדוק כי החדירה בפס היא לפחות 60 dB מתחת לפסגה מחוץ לפס, וכי שיא ליד קצה רוחב הפס אינו עולה על 3 dB.
  • (FLT:0) ניתוח Transient Analysis: 0.4 V שיא ב 5 kHz) ולבחון את הפלט של מודולטור (ספקטרום של הפלט המנוקלר צריך להראות רעש עיצוב: רעש עולה בתדרים גבוהים יותר.
  • (FLT:0) ניתוח רעש: ⁇ 1 (כולל מקורות רעשים מאמפ (מתח ונוכח) להשלים את הרעש המשולב הכולל על פני קבוצת האות ולהשוות עם רצפת הרעש הקוונטי.רעש האמפ צריך להיות לפחות 10DB מתחת לרעש הקוונטי כדי להימנע מפחתת ה-SNR.

אם הסימולציה מגלה חוסר יציבות (גיל oscillations או קידוד), להתאים את המקדם המזינים קדימה או להפחית את ערכי התנגדות לחבית.

טיפים אמיתיים

המונחים: PCBout Considerations

PCB מעוצב היטב הוא חשוב כמו המעגל עצמו.

  • מניחים את ה- amps ואת הרכיבים הפסיביים קרוב ככל האפשר כדי למזער אינדוקציות parasitic ו- capacitance. השתמש במטוס קרקע תחת כל סעיף המסנן.
  • נימוקים אנלוגיים ודיגיטליים נפרדים; לחבר אותם בנקודה אחת (קרקע כוכבים) ליד הקוונטים.
  • לספק את capacitors decoupling (10 μF טנטלו + 0.1 μF קרמיקה) על פיות הכוח של כל mp. מציב אותם בתוך 5 מ"מ של הסיכות.
  • שמור על סטיות ממושכות (למשל, קלטות מופנות) קצרות ומגן עליהן טבעות שמירה הקשורות לנקודה של פשטות נמוכה (כגון קלט שאינו מונע של פומפ).
  • השתמש ב-ESR capacitorsers נמוך עבור capacitors המשולבים; C0G או NPO קרמיקה capacitors הם אידיאליים.
  • מינימיזציה של לולאות עקבות במסלולי משוב.עבור את המשוב ישירות מהפלט אל הקלט מבלי לעבור דרך אם אפשר.

בדיקות ומדד

לאחר ההרכבה, לבדוק את המסנן עם מנתח רשת או מנתח ספקטרום.ליישם גל חטא נמוך ו למדוד את גודל תפקוד ההעברה בטווח התדר.מוכיח כי נקודת -3 dB תואם את יעד העיצוב. עבור ביצועי רעש, קצר קלט לקרקע ולמדד את טווח רעש הפלט.RB לעומת חיזוי SPICE.אם רעש עודף מופיע, לבדוק עבור קרקעות, decoupling לא תקין, או רכיב selfreation יעיל כדי להעריך את ה-reation של תקן SDicial כדי להשלים את ה-DDDDation מושלם כדי להשלים את ה-DDDulation במלואו.

מסקנה

תכנון מעגל סינון בעיצוב רעש באמצעות מגבר תפעולי הוא תהליך שיטתי המשלב הבנה תיאורטית מוצקה עם הנדסה מעשית זהירה. על ידי בחירת s-noise נמוך, גבוה פסוטים, חישוב ערכי רכיב עבור סדר סינון הרצוי ורוחב הפס, סימולטור יחסי המרה עם SPICE, וליישם אותו עם טכניקות רכישה נאותה, מהנדסים יכולים לבנות מסננים כי להפחית באופן משמעותי בפסציה קוונטית בדוגמה אודיו ספציפי.