בחירת ה- Analog-to-Digital Converter (ADC) עבור יישומי RF גבוהים הוא החלטה הנדסית קריטית המשפיעה ישירות על רגישות המערכת, טווח דינמי, ונאמנות האות הכולל. as Wireless Communications, מכ"ם, רדיו מוגדר תוכנה (SDR), ומפרטים של בדיקות-and-mense עומדים בפני להקות תדר גבוהות יותר - לעתים קרובות מעל 1 GHz - הדרישות המונחותות על ADCs ב-ADCs, יכולות למדוד את הגדרות גבוהות של רשתות מסחר, לתקן את רוחביות, או לתקן את רוחב פסים, יכולות להגדיר מחדש, כלומר, יכולות להגדיר מחדש של רשתות אבטחה של אבטחה של רשתות אבטחה, או לתקן ביצועים מודרניים, כולל של רשתות RF, או לתקן את רוחב פסים, כולל של רשתות אבטחה גבוהות יותר, כולל של תפקוד גבוה יותר, כולל של רשתות RF, או לתקן את רוחב פסטורפות, או לתקן ביצועים גבוהים יותר, כלומר, כולל של רשתות אבטחה גבוהה יותר, כולל של רשתות אבטחה, ובסופו של רשתות אבטחה גבוהה יותר, ובסופו של תפקוד גבוה יותר, ובסופו של אבטחה גבוהה יותר, כולל של תפקוד גבוה יותר, כולל של רשתות אבטחה גבוהה יותר, ובסופו של אבטחה גבוהה יותר, בסופו של תפקודים, לעתים קרובות יותר, כולל של תפקוד גבוה יותר, לעתים קרובות יותר, כולל ADC

הבנה של דרישות RF ADC

יישומים RF גבוהים - כגון 5G NR, תקשורת לוויינית ולוחמה אלקטרונית - משתפות עם תדרי נושא החל ממאות מגה-הרץ עד עשרות ג'יגה-הרץ. בסביבות אלה, ADC חייב ללכוד אותות משתנים במהירות עם מינימום שלה מינימלית, לשמור על לינאריות גבוהה כדי לשמור על דיוק מודולציה, ולפעול עם רעש נמוך כדי להשיג את הרגישות הנדרשת או בסיס נמוך יותר, ADC, לעתים קרובות יש צורך אופטימיזציה גבוהה עבור רוחב פס גבוה (R), ⁇ גבוה), ⁇ גבוה (R) ⁇ גבוה יותר (R) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

האתגר הבסיסי הוא שה- ADC ממוקם ישירות בנתיב האותות לאחר המיקסר (או אפילו בארכיטקטורה של הדגימה ישירה) כל פגמים - כגון עיוות בין-ממדי, ג'ייטר שעון או רעש תרמי - מתורגם ישירות לשגיאות בפלט הדיגיטלי, לכן, הבנת המפרטים העיקריים היא הצעד הראשון לבחירה מוצלחת.

מפרט מפתח לשקול

בעוד שפרמטרים רבים של גליון נתונים חשובים, להלן הם הקריטיים ביותר עבור יישומי RF בתדר גבוה.כל אחד משפיע ישירות על ביצועי המערכת ויש להעריך בהקשר של מאפייני האות הספציפיים שלך.

  • (ב) [ה]השערה:0 [ה-]ה-[ה][דרוש מקור] [ה]]] [ה]]][ה]]]][ה]]]][ה]]]] ל[ה[[המאה ה-1], [ה[[1924]]]]]]]], יש לציין כי יש צורך ב[[ה[[ה[[המאה ה-20]], ב[[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]]]]]]]], [[1924]]]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]] ב[[1924]], [[1924]], [[1924]], [[1924]], [[1924]], [[1924]] ב[[1924]], [[
  • (ב) [ה] [ה] [ה]] [ה]] [ה]] [ה]][ה]]][ה]]][ה]]]][ה]]]][ה]]]], [ה[[המאה ה-20]]], ה[[1924]],]], [[המאה ה[[1924]]]]]]]],]], [[1924]]]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]], [[1924]]]]]]]], [[1924]], [[1924]]]], [[1924]]]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]], [[1924]], [[1924]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]
  • (FLT:0)Resolution (N bits): בעוד לא אינדיקטור יחיד של ביצועים, רזולוציה גבוהה יותר (12-16 ביט) משפר טווח דינמי ויכול לחסל את הצורך במגברים חיצוניים של משתנים-ג'נין.עם זאת, במהירות גבוהה מאוד ADCs (למשל, <5 GSPS), לעתים קרובות טיפות עד 8-10 סיביות עקב מהירות המסחר המהיר.
  • (FLT:0) ,Signal-to-noise Ratio (SNR) ומספר יעיל של ביטים (ENOB): ENOB 1 לחשבונות קוונטיים הן רעש ורעש תרמי, ג'ייטר ועיוות. עבור יישומי RF, ENOB של 8-12 סיביות בתדר קלט המטרה הוא רצוי.
  • (FLT:0) דינמיקה חופשית טווח (SFDR): SFDR 1 מודד את הכוח היחסי של הדחף הגדול ביותר (לא-הרמוניה) בהשוואה לאות.זה חיוני להימנע מהתערבות מערוצים סמוכים. SFDR גבוה (לעיתים קרובות >80 dBc בתדירות נמוכה חלונות) הוא סימן ההיכר של RF טוב ADC.
  • (FLT:0) Input Voltage Range ו- Full-Scale Level:FLT:1 הקלט ADC חייב להתאים את המגבר או פלט הפלט לפני דליקו כדי להימנע מזינוק או לעזוב טווח דינמי לא בשימוש.
  • (ב) [ה]:0]לוק Jitter Jitter:FLT] 1 אולי הפרמטר המשקיף ביותר ב- RF גבוה.Jitter in the sampling clock מתורגם ישירות לרעש בתדרים גבוהים של קלט גבוה.
  • (FLT:0) Power Dissipation and Thermal Performance:cioFLT) 1 מהיר ADCs יכול לצרוך כמה וואט.עבור מערכות ניידות או ארוזות בצפיפות, תקציבי חשמל חייבים להיות מכובד, ואסטרטגיות של פירוק חום (למשל, תנורי חום, אוויר מאולץ) צריך להיות מתוכנן.

מפרטים אלה אינם קיימים בבידוד.לדוגמה, שיעור הדגימה גבוה עשוי לבוא עם ENOB מופחת, או רוחב פס רחב של קלט עשוי להגדיל את צריכת החשמל.תהליך הבחירה חייב לאזן את העודף המסחרי הזה נגד דרישות ברמת המערכת.

בחירת אדריכלות ADC הנכונה

האדריכלות של ADC מגדירה את העיקרון התפעולי הבסיסי שלה ואת המעטפת הביצוע הקשורה. עבור יישומי RF גבוהים, כמה אדריכלות נפוצים, כל אחד עם נקודות חוזקות שונות וחולשות.

המונחים: ADCs

פיפיר ADCs הם עבודת העולם RF.הם להשיג שיעורי דגימה מעשרות MSPS לכמה GSPS עם החלטות בדרך כלל החל מ 12 עד 16 ביטים. פנימי, הם מקטנים מספר רב של רמות נמוכות-resolution (בדרך כלל 1.5-2 bit) שלבים, כל אחד מהם פותר הערכה קורקזה, מעצימה את השגיאה השגרה, ועובר לדרגה גבוהה של זמן, בין שלב זה, לבין מהירות, לבין מהירות.

צינורות מודרניים ADCs לעתים קרובות לשלב את ה calibration הדיגיטלי כדי לתקן רווחים ו unset לאות, השגת דמויות SFDR מעל 90 dBc בתדרי קלט נמוכים יותר. הם משמשים נרחב בתחנות בסיס סלולרי, מכ"ם, ומכשיר. עם זאת, צינורות ADCs להציג חריפות של כמה מחזורי שעון, אשר עשוי להיות בלתי מתקבל על הדעת בלולאות בקרה או מערכות משוב מהיר מאוד.

פלאש ADCs

פלאש ADCs להשתמש בנק של מחוקקים כדי להמיר את האות האנלוגי למילה דיגיטלית במחזור שעון יחיד, המציע את מהירויות ההמרה הגבוהות ביותר האפשריות - עד עשרות GSPS עם זאת, מספר ההשוואה גדל באופן אקספוננציאלי עם החלטה (203FLT:0NFLT:1-1), הגבלת הבזק מעשי של 8-10 ביטים בשל כוח ומגבלות מהירות אלה הם אידיאלים (GEM) עבור לוויינים ישירים (GEMDIQ) באופן קיצוני (GEMDIQ) .

הבורסות כוללות פיזור חשמל גבוה יותר, רזולוציה מוגבלת, וגודל גדול יותר למות.בעיצובים מודרניים רבים, מערך תת-ADC המבולבל של זמן החליפו בעיקר ארכיטקטורות טהורות לשיעורים גבוהים מאוד תוך שמירה על רזולוציה גבוהה יותר.

Sigma-Delta ( ⁇ - ⁇ ) ADCs

Sigma-delta ADCs להשתמש oversampling ורעש עיצוב כדי להשיג מאוד גבוה מאוד (עד 24 ביטים) אבל הם בדרך כלל מוגבל רוחב פס נמוך (kHz לכמה MHz) ביישומים RF, ארכיטקטורות sigma-delta יכול לגרות אותות פסים צרים בתדרים (IF) באמצעות מסנן מבוסס RF.עם זאת, רוחב פס רחב בדרך כלל הוא רק כמה רחב יותר, למעט אותות של חשיפה גבוהה של רדיו, אבל עם זאת, למעט ספקטרום גבוה.

זמן קצר: ADCs

כדי לדחוף את שערי הדגימה מעבר למגבלת הליבה היחידה, מעצבים עכשיו להסתמך על זמן קצר - שילוב של מספר רב של ADCs זהה (לעתים קרובות צינורות או SAR) שמדגימים את אותו קלט אנלוגי ברצף זמן מזועזע.טכניקה זו יכולה להשיג שיעורי דגימה מצטברים של 64 GSPS או יותר עם 8-12 סיביות החלטה.

נספח (SAR) ADCs

בשימוש מסורתי למהירויות נמוכות יותר, SAR ADCs מתקדם לאחרונה דחף לתוך טווח GHz באמצעות הפצה מחדש DACs ו קומפוארים מהירים. תוכנן ב CMOS nodes מתקדמות, SAR ADCs יכול להשיג שיעורי דגימה של כמה מאות MSPS עם 12-14 סיביות תוך צריכת חשמל נמוך מאוד.

טכניקות לרדיו RF גבוה

הדרך שבה שעון ADC ביחס לתדירות המוביל גם כן קיימת: שתי גישות עיקריות: Nyquist sampling (בסיס פס) ו- under-sampling (הידוע גם בשם הרמוני או תת-מדגלינג).

לקט ספרים

בגישה קלאסית זו, שיעור מדגם ADC הוא לפחות פעמיים את התדירות הגבוהה ביותר נוכח אות קלט. מסנן נגד-aliasing (AAF) לפני ADC מסיר אותות מחוץ לפס. שיטה זו היא פשוטה אבל דורש את AAF יש המרה חדה רול-off, אשר יכול להיות מאתגר בתדרים RF.זה משמש בדרך כלל כאשר האות הוא רחב מאוד (למשל, 1GHz) ולא בסיס ישר.

מתחת ל-Sampling (IF Sampling)

רבים מקלטי RF גבוהים משתמשים באדריכלות סופר-הטרודין עם מערבולת כי מורידה את אות RF לתדירות בינונית (IF) ADC ואז מקטינה את אות IF באמצעות קצב דגימה נמוך יותר מאשר תדירות נושאת IF אבל גבוה יותר מאשר פעמיים רוחב הפס IF (מצב Nyquist על רוחב הפס של המידע).

היתרון הוא שיעור דגימה נמוך יותר, צמצום כוח ADC. עם זאת, ADC חייב להיות מספיק רוחב פס הזנת אנלוגי כדי להעביר את תדירות IF ללא העצמה.בנוסף, ג'ייטר הופך קריטי במיוחד כי השעון המדגם ישירות משנה את שלב IF. עבור פרטים נוספים על תחת הדגימה, ראה F:0Ana מכשירים יישום של IFamplingsippers 1Fling.

שיקולים מעשיים ומסחר

מעבר לגליון הנתונים והאדריכלות, גורמי יישום בעולם האמיתי יכולים לעשות או לשבור את ביצועי ADC.כאן הם תחומי מפתח כדי לטפל בשלב העיצוב שלך.

שעון Jitter and Phase Noise

כאמור, שעון Jitters SNR בתדרים גבוהים.ההידרדרות SNR עקב jitter ניתנת על ידי: SNRJtter (dB) = -20 log(2 ⁇ Fin t t t>) עבור קלט 2GHz עם 100 fs jsitter הוא מוגבל בערך 55B, 000 / שעון C {\displaystyle C} הוא לעתים קרובות עם שעון ספציפי (p.

רעש עשיר וטווח דינמי

רצפת הרעש התרמית של ADC, בשילוב עם הרעש הקוונטי, מגדיר את דמות הרעש של המערכת.במקבלים רגישים, ADC עשוי להיות תורם הרעש הדומיננטי.חשב הרעש המועדף של ADC (בדרך כלל במיקרו-Vrms או dBm/Hz) ולהשוות אותו לרעש רעש הקדמי של LNA.

כוח אספקה ו-Leleout

ADCs במהירות גבוהה רגישים לרעש אספקת חשמל. השתמש הרגולטורים נמוכים (LDOs) עם ®PSRR גבוה ותחומים אנלוגיים / דיגיטלית נפרד אספקת חומרים. Layout חשוב מאוד: לשמור על נתיב קלט אנלוגי קצר, מבוקר-סרפסציה, ו מוגן מפני רעש דיגיטלי.קרקע מטוסים חייב להיות רציף תחת המרתר.

עיצוב סינון אנטי-Aliasing Filter

גם עם oversampling, AAF הוא בדרך כלל הכרחי כדי לדחות אותות מחוץ לפס שיכול לקפל לתוך הלהקה של עניין. עבור מערכות מפוספסת Nyquist, המסנן חייב להיות גלילה תלולה (צו גבוה) עבור מערכות תחת מפוספס, המסנן חייב לבחור רק את אזור Nyquist LC המסננים הם נפוצים אבל בחירה זהירה (Q גבוה בחינוך נמוך, ESRors) הם מגן נמוך, 000 נדרשים כדי למנוע recyt.

אינטגרציה וממשק

ממשק זה מציע JESD204B או JESD204C ממשקים סדרתיים כדי להפחית ספירת פינים וקלות לוח חסימה.ממשק זה משתמש ב-JESD204B או JESD204C טבלאות לכל נתיב) כדי להעביר דגימות ל-FPGA.לוודא כי ה-FPGA יש מספיק נתיבים טרנסצמיטיביים וכי הקישור יכול לטפל בנתוני הנדרש ל-Latency הוא בדרך כלל עיכוב של מחזורי.

התאמת ADC לדרישות מערכת: גישה של צעד-בי-

לאחר הבנת המפרטים והאדריכלות, ליישם תהליך בחירה מובנה.

  1. (ב) ,0) ,5 ;5 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  2. (ב) ,0) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  3. (FLT:0) בחר אדריכלות: 1FLT אם אתה צריך >2 GSPS ו ⁇ 10 ביטים, לשקול זמן-הבא או פלאש. עבור 500 MSPS-2 GSPS עם 12+ ביטים, צינורות אופייני.
  4. (FLT:0)Evaluate Datasheet ביצועים דינמיים: ibph:1 ; ראה ENOB ו- SFDR בתדירות קלט המטרה, לא רק בתדרים DC או נמוך.
  5. (FLT:0) חישוב השעון: FLT:1ua להבטיח מקור שעון מתאים זמין עם Jitter מתחת לנדרש של ADC.
  6. (FLT:0) כוח וקירור:FLT:1 Calculate סך צריכת החשמל כולל הפצת שעון, ממשק פלט (למשל, JESD204B PHY), וכל הנהגים החיצוניים הדרושים.מודל התפוגגות תרמית במתחם.
  7. (FLT:0)Prototype ומבחן: FLT:1 Simulate או ספסל-test the ADC עם אות RF נציג.בדוק כי ENOB מחזיק בתנאים טמפרטורה וסימן צפוי. בדוק עבור עלייה שטוחה על פני הלהקה.

לקריאה נוספת על מתודולוגיית בחירת ADC, להתייעץ עם מתודולוגיית ADC:0Analog מכשירים של אדריכלות הדרכה הנחיה של ארכיטקטורת התקנים של ADC ו- FLT:2MAXim's ADC Applications ReviewFLT 3: 3.

מסקנה

בחירת ADC הנכון עבור יישומי RF גבוהים היא משימה רב-ממדית הדורשת הערכה זהירה של קצב הדגימה, רוחב פס, לינאריות, רעש, ושעון Jitters ביצועים נגד כוח, עלות ומגבלות אינטגרציה.Pipeline וסביבות ההמרה בזמן-interverses לשלוט הנוף המהיר ביותר, בעוד SARDCs מתקדם צובר הקרקע ביצועים בינוניים, מערכות נמוכות עוצמה לאחר תהליך בחירה מדויקת ביותר של אבטחה, עם דרישות מסחר מאובטחים, ואפילו מדויק יותר, עם ספקית, עם דרישות אבטחה מדויקת יותר, תוך כדי בחירה בטוחה יותר, עם ארכיטקטורת אבטחה.