כיצד לעצב את קצוות הקדמי של ADC עבור יישומים של מדידה בעוצמה גבוהה

הבנה של אתגרים בינוניים גבוהים

תכנון ממיר אנלוגי-ל-דיגיטלי (ADC) קצה הקדמי עבור יישומים של מדידה גבוהה דורש תשומת לב זהירה למגבלות מתחרות מרובות. וולטנס כי מעבר לטווח הקלט המקסימלי של ADC חייב להיות מוגדל ללא הצגת עיוות, תוך שמירה על שלמות האות על פני תדירות וטמפרטורה.

החלמה ובטיחות

סביבות גבוהות של מתחבטות מציגות סיכון של הלם חשמלי, קשת, ונזק בציוד. מכשולים בידוד - החלים עם רכיבים כגון Optocouplers, בידוד מגבר, או ממריצים דיגיטליים - שוברים לולאות קרקעיים ולמנוע זרמים טרנסיים להגיע לקלטי ADC רגישים.התתתמ"ל הנדרש לבידוד דירוג (למשל, 2.5 kV, 5V, גבוה יותר או גבוה יותר) תלוי במתח בטיחותי כמו גם על פני ה- 10 מהנדסים.

רעש והתערבות

אותות גבוהים מתחזים לעתים קרובות coexist עם שדות אלקטרומגנטיים חזקים ממנועי, החלפת חשמל, או קווי שידור סמוכים.ללא סינון הולם ומגן, רעש יכול להיות יחד לתוך מסלול המדידה, משפיל את יחס האות-ל-אין (SNR) ורזולוציה יעילה.מאזן קלטות שונות, מעוותים-pair wiring, ומגנים לעזור להפחית את יחס זה.

קוארנטיות ו- Dynamic Range

יישומים גבוהים-voltage דורשים לעתים קרובות מדידת שינויים קטנים מאוד על ההתחלה DC גדול או טווח רחב amplitude.החזית חייבת לשמור לינאריות לאורך כל תקופת הקלט, הדורשת דיבידנדים עמידים בעלי טמפרטורה נמוכה coefficients וסובלנות הדוקה.לא-ליאנסים שהוצגו על ידי דידות הגנה, מגבר, או פלמטורלציה חייב להיות מצמצם את המרכיב המצופה דרך מבחר העליון.

המונחים: ADC Front End

כל קצה חזית ADC דורש גישה שיטתית לחלוקת מתח, בידוד, סינון, הגנה ו calibration. להלן אנו בודקים כל בלוק בנייה בפירוט, יחד עם הפקקים המשפיעים על החלטות עיצוב סופיות.

עיצוב: Voltage Divider

השיטה הפשוטה ביותר להפחית מתח גבוה לרמה המתאימה ל- ADC (בעיקר 0-5 V או 0-10 V) היא התפלגות התנגדות מדויקת.יחס הדיבידנד חייב להיות נבחר כך שמפת המתח המקסימלית למגוון המקביל של ADC ללא עלייה בדרגה גבוהה של דירוג מקסימלי של ADC, כולל שולי בטיחות.

⁇

בידוד מונע מתחים גבוהים מסוכנים להגיע למעגלי עיבוד דיגיטליים ו- ADC.

(FLT:0)Optocouplers: FIRLT:1) השתמש LED ו photodiode כדי להעביר את האות על פני מחסום אופטי.הם מציעים מתחי בידוד גבוהים בעלות נמוכה, אבל יש רוחב פס מוגבל ויציבות טמפרטורה. קואר Optocouplers עם לולאות הנקה אופטיקו יכול לשפר את הדיוק.
(FLT:0)Isolation Amplifiers:FreaLT:1) מעגלים משולבים אלה משתמשים capacitive, אינדוקטיבי, או הפיכה אופטית כדי לספק בידוד ומיזוג אותות.מגברי בידוד מודרניים מציעים דחייה נפוצה גבוהה (CMRR) ופס רוחב פס מעל 100 kHz, מה שהופך אותם מתאימים למדידות דיוק.
(FLT:0) ⁇ ⁇ : FLT:1 לעתים קרובות בשימוש לאחר ADC, רכיבים אלה מבודדים את זרם הנתונים הדיגיטלי. כאשר בשילוב עם אספקת חשמל מבודדת, הם מספקים מחסום שלם ללא שגיאות הפיכה אנלוגיות.
(FLT:0 Magnetic Isolation:FLT:1 Transformers או inducators זוג יכול לשדר אותות כוח אנלוגיים על פני מחסום בידוד.הם משמשים בדרך כלל בממירי טיס מבודדים המספקים כוח לגמר הקדמי.

בחירת שיטת בידוד מתאימה תלויה הדיוק הנדרש, רוחב פס, מתח בידוד, עלות ומרחב לוח. עבור מערכות מדידה רבות בצמיחה גבוהה, מגבר בידוד ייעודי עם עיצוב ממיר DC-DC משולב מפשט ומפחית ספירת הרכיב.

פילטר ואנטי-אליות

מסנן נמוך הממוקם לפני ADC משרת שתי מטרות עיקריות: צמצום רעש גבוה קידוד ומניעת היתרה כאשר דגימה בקצב סופי.תדירות הקיצוץ של המסנן צריכה להיות מוגדר רק מעל רכיב התדר הגבוה ביותר של עניין, תוך מתן לפחות 20 dB של דחייה מתאימה לתדירות Nyquist (חצי מקצב הדגימה).

מעגל הגנה

ספיגות גבוהות יכולות להתעורר משחרור אלקטרוסטטי, גלי ברקים, או מעבר לטראנסים. רכיבי הגנת חייב לקלאמפ או להסיט אנרגיה מוגזמת מבלי להשפיע על דיוק מדידה רגיל.

(FLT:0) דיכוי וולטנס (TVS) דיואידס:FLT:1 Bidirectional TVS diodes clamp במהירות transients לרמה בטוחה של מתח.
(FLT:0)GDT:GDT:03FLT:1 אלה מספקים טיפול גבוה מאוד טיפול הנוכחי, אבל יש להם זמני תגובה איטיים יותר. AGDT ניתן להציב במקביל עם הטלוויזיות להגנה ראשונית.
(FLT:0Series Resistors או PTC Fussssssssssssssssssssssssssssssssssssssssssss: 1:1 מתנגדים הנוכחיים-למימין להפחית את הזרם הגמגום לפני שהוא מגיע למכשירים מפוסקים.
(FLT:0Spark Gaps on PCB:FLT:1 for high Stresss, פער ניצוץ על עקבות ה- PCB (עם פער אוויר קטן) יכול להתפרץ במהלך גל, מתן נתיב אחרון-resort לקרקע.

מעגלים הגנה חייבים להיות מעוצבים כך שהקפיאטים הפרסיטיים שלהם והדליפה הנוכחיים אינם מדויקים למדידה. פריסה זהירה מבטיחה כי זרמי הגלם אינם זוג אל נתיב האות.

קלברס ודמוקרטיה

סובלנות בולטת, סחף טמפרטורה, והזדקנות גורם רווח ושגיאות מפוספסות בקצה הקדמי.קליברציה לפצות על שגיאות אלה, לעתים קרובות באמצעות תיקון דיגיטלי לאחר ADC. שתי שיטות קיליברציה נפוצות הן:

(FLT:0)Factory Calibration: FLT:1 המערכת נבדקת עם מתחים ידועים, ותקני תיקון נשמרים בזיכרון לא-volatile. גישה זו דורשת אזכורים יציבים ותיעוד זהיר.
(FLT:0)Auto-Calibration:FearLT:1 , A Multiplexer מעת לעת מתג את קלט ADC בין אות המדידה, מתח התייחסות מדויק, וקרקע. קוראי ADC משמשים אז כדי לרווח compute ותיקוןים מלמטה בזמן אמת.

עבור יישומים בעלי דיוק גבוה, התייחסות מתח נמוך (למשל, 2.5 V או 5 V עם 3 ppm / C סחף) צריך לשמש.הההפניה יכולה להיות קשורה לקלט ההתייחסות של ADC או לשמש כמקור קליברציה. בעיצובים עם מחסום בידוד, יש להשתמש בצד המבודד (צד גבוה) כדי למנוע את ההשפלה מעבר למחסום.

דוגמה: A 1000 V DC Measurement Front End

כדי להמחיש את זרימת העיצוב, לשקול מערכת שממדדת 0-1000 V DC עם דיוק 0.1% ורוחב רוחב פס של 10 הרץ.ADC יש טווח קלט 0-5 V ורזולוציה של 16 סיביות.הצעדים הבאים מתארים יישום מעשי.

שלב 1: Resistor Divider

באמצעות יחס של 200:1, המתנגדים של הדיבידנד נבחרים כ R1 = 2 M ⁇ (בעצם) ו R2 = 10 k ⁇ (צד התחתון) R1 צריך להיות מורכב מהתנגדות ערכים נמוכים מרובים בסדרה (למשל, ארבעה 500 000 k ⁇ התנגדות) כדי להפחית מתח ושיפור dissipation חום.

שלב 2: הגנה וסינון

לאחר הפיצול, טלוויזיות S diode (מתח קליט) מגן על המעגל במורד הזרם מן transients שיכולים לעקוף את המחלק. A הזמנה ראשונה RC נמוך pass מסנן עם R= 10 k ⁇ ו- C= 1 μF מניב תדירות חיתוך של - 16 הרץ, אשר מעל 10 הרץ אות רוחב פס ומספק רוחב פס רוחב פס רוחב פס רוחב פס רוחב פס ב-160 מטר ב-ה (F) כדי למזערי (כמו גם כן, 000) כדי למזער את השבר (F) כדי למזער את השבר (F).

שלב 3: בידוד

מגבר בידוד כגון Analog מכשירים ADuM3190 או פתרון מבוסס על אופטוקוקלר כמו HCNR201 ניתן להשתמש.לדוגמה, אנו בוחרים מגבר בידוד עם דיוק של ±0.1%, 100 k רוחב פס, ומתח בידוד של 3V.הקלט של המגבר מואץ כדי למנוע את החיוב של ה- Vg-DC מספק את ה- 0-vt שלו על ידי ה- 0- Vg- V.

שלב 4: מסנן שני ו- ADC Interface

בצד הנמוך-וול-נטאז, מסנן פעיל נוסף מסדר שני (למשל, Sallen-Key עם חיתוך ב 10 הרץ) מסיר רעש מוזרק על פני מחסום הבידוד.האות האנלוגי המסנן מוזן לתוך קלט ADC. ADC יכול להיות הפניה חד פעמית או דלטה-סגמה להמיר עם טווח של 0-5 אם הלחץ הפנימי של ADC יכול לשמש טוב יותר (reme סטנדרטי) נגד דיוק.

שלב 5: קלביעה ובדיקה

עם המעגל שאסף, ליישם מתחים ידועים (למשל, 0 V, 500 V, 1000 V) באמצעות מקור calibrated. להקליט את קוראי ADC ורווח compute ושגיאות ממותקים.אחסן את קורט coefficients בזיכרון של microcontroller. for Auto-calibration, מספרx יכול לעבור בין קרקע, הפניה, ואת המדידה במהלך טווח הדיוק של C85 (C) נשאר לטמפרטורה של 0.

ה-PCI הטוב ביותר עבור ה-PCL Layout ו-Shineing

הפריסה הפיזית של קצה חזית ADC גבוה היא קריטית כמו עיצוב המעגל. פריסה גרועה יכולה להציג קיבולת פרציטית, אינדוקטיבית, רעש, תוך שהיא מייחסת אפילו את הבחירות הטובות ביותר של הרכיב.

(FLT:0) לשמור על עקבות קצרים ורחבים:FLT 1 1 מינימלית של ניכוי עקבות אינדוקציה ולהפחית את הסיכון לפריצת כלואה על ידי הימנעות פינות חדות ושמירה על ספיגה נאותה (שימוש IPC-2221 או סטנדרטים דומים לספא לעומת מתח).
(FLT:0) ,Separate גבוה ושטחי גידול נמוך: veFLT:1 בידוד פיזי על ה- PCB עם חריץ או moat בין אזורי גידול גבוה ושפל מונע מצמרר ופלאשובר.
(ב) ⁇ :0) ⁇ שומר: 1 (השומר) טבעת של מגן המונעת על ידי מקור נמוך של התנגדות (למשל, חסיד מתח) סביב מגבר רגיש מפחית זרמי דליפות, במיוחד ברשתות מפולגת בריכוז גבוה.
(ב) ⁇ :0) ⁇ : ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(ב) אסטרטגיה:0Grounding: FLT:1 השתמש בקרקע כוכבים או קרקע חד-פעמית עבור אותות אנלוגיים כדי להימנע לולאות קרקעיות.קרקע גבוהה וקרקע נמוכה-המתחת צריכה להיות מבודדת למעט חיבור אחד דרך מחסום בידוד (אם מותר) או שמאלה לחלוטין בנפרד.
(FLT:0)Decoupling:: FLT:1 Place decoupling capacitors קרוב מאוד למערך הכוח של רכיבים פעילים, עם ערכים המתאימים לטווח התדר (0.1 μF קרמיקה במקביל ל-10 מיקרוF אלקטרוליטי).

בחרו את ה-ADC הנכון

ADC עצמו חייב להתאים את תנוחת הפלט הקדמי, הרזולוציה, ואת דרישות הדגימה. עבור המדידות DC גבוהה, a delta-sigma ADC עם החלטה גבוהה (16–24 ביטים) וסינון משולב הוא לעתים קרובות אידיאלי.עבור Multi-channel או מהר יותר דגימה מהירה, רישום מוצלח-appromation (SAR) ADC עם דרך 1-Computer או יותר עשוי להיות כולל ADC פרמטרים:

(ב) ,0) טווח:0 (Input טווח:FLT:1) ודא כי הוא מתאים לתפוקה של מגבר בידוד (למשל, uniקוטב 0–5 V או biקוטב ±5 V).
(ב) ⁇ :0) ,1 ⁇ (ב) לפחות 16 ביטים כדי להשיג דיוק של 0.1% עם חדר ראש מסוים לרעש.
(ב) ⁇ (בלטינית:0) ⁇ ⁇ (integral non-Liance) (INLrea): בדרך כלל פחות מ- ±1 LSB עבור המדידות מדויקות.
(ב) ⁇ :0) ⁇ : ⁇ 1 (ראה: 0) , חפש יחס אות-לא-רעש (SNR) גדול מ-90 dB עבור מערכות 16 סיביות.
שיעור הדגימה:0 (FLT:1 עבור המדידות DC, שיעור דגימה נמוך (למשל, 10–100 SPS) הוא מספיק; עבור מדידות AC, לעקוב אחר קריטריונים Nyquist.
(ב) ⁇ :0 (בשיתוף: ⁇ ) 1 (ב) ⁇ (ב) או I2C) לקשר קל למיקרובקר; מבודדים דיגיטליים עשויים להיות נדרשים לבטיחות.

מלכודות נפוצות וכיצד להימנע מהם

אפילו מהנדסים מנוסים יכולים לעשות טעויות בעת תכנון חזיתות גבוהה.כאן הם מכשולים תכופים ופתרונות שלהם:

(FLT:0) מתח בלתי צפוי צום: התחדשות 1 (Rsisph:1) רסצו ו- capacitors מדורגים עבור מתחים הרבה יותר גבוה מהמקסימום הצפוי (למשל, באמצעות 1 kV מדורג התנגדות עבור מערכת 1 kV הוא קו גבול; 1.5 kV או 2 kV דירוג הוא בטוח יותר).
(FLT:0) ,Neglecting Craage and Clearance:cioFLT:1 עקוב אחר תקני עיצוב PCB (IEC 60-1 או IPC-2221) כדי להבטיח מרחקים בטוחים בין גבוה למתח נמוך.
(FLT:0) לראות הפיכה דרך קרקע משותפת: FIRLT:1) טעות נפוצה היא לחבר את החזרה הגבוהה ואת הקרקע התלת-התפל יחד ללא בידוד.תמיד לאכוף בידוד גליוני אלא אם המערכת כולה מתייחסת לאותו הקרקע (אשר נדיר בעבודה גבוהה).
(FLT:0) שימוש ברכיבי הגנה שוליים: FLT:1 טלוויזיותS diodes עם מתח גבוה clamping (למשל, 30 V) לא יכול להגן על קלט 5 V ADC; לבחור טלוויזיות עם מתח clamp בבטחה מתחת דירוג הקלט המקסימלי של ADC.
(FLT:0) אבחון הטמפרטורה נעוצה: 1FLT:1A 100 ppm / ° C סחף במחלק מתח יכול לגרום שגיאה 0.1% על פני שינוי 10 מעלות צלזיוס. השתמש בהתנגדות מדויקת ומקורות מתח ההתייחסות עם טמפרטורות נמוכות coefficients.
(FLT:0) סינון יעיל של אספקת חשמל: אנדרט 1 Noise מן הממיר DC-DC המבודד יכול להזריק לתוך נתיב האות. השתמש בדרגים ליניאריים נמוכים ורמות סינון נוספות בצד המבודד.

מסקנה

(העיצוב קצה חזית ADC חזק עבור יישומי מדידה גבוהה דורש גישה ממושמעת לחלוקת מתח, בידוד, סינון, הגנה, ו calibration. על ידי בחירת רכיבים אשר מאזן דיוק, בטיחות, ועלות, ועל ידי יישום של הפריסה נאותה וטכניקות מגן, מהנדסים יכולים להשיג מדידות אמינות גם בסביבות תעשייתיות קשות.